用于零电压处理器休眠状态的方法和设备的制造方法
【专利说明】
[0001] 本分案申请的母案申请日为2006年12月18日、申请号为200680050111. 7、发明 名称为"用于零电压处理器休眠状态的方法和设备"。
[0002] 相关申请的香叉参考
[0003] 本申请设及由发明人Kurts等人转让给英特尔公司的2004年8月31日提交的美 国申请No. 10/931565、由发明人化veh等人转让给英特尔公司的2004年9月3日提交的美 国申请No. 10/934034、由发明人化veh等人转让给英特尔公司的2004年12月28日提交 的美国申请No. 11/024538、由发明人化veh等人转让给英特尔公司的2004年7月27日提 交的美国申请No. 10/899674W及由发明人Jahagirdar转让给英特尔公司的题为"Method andSystemforOptimizingLatencyofDynamicMemorySizing"的同时提交的专利申 请（案卷编号 042390.P22076)。
技术领域
[0004] 本发明的实施例设及电子系统和功率管理领域。更具体来说，本发明的实施例设 及用于零电压处理器休眠状态的方法和设备。
【背景技术】
[0005] 随着向具有更多晶体管和更高频率的高级微处理器如中央处理单元（CPU)发展 的趋势继续增长，计算机设计者和制造商往往面临功耗和能耗的相应增大。特别是在移动 装置中，增大的功耗可能导致过热，该可负面地影响性能，并且可能极大地降低电池寿命。 由于电池通常具有有限的容量，因此，运行移动装置的处理器大于必需的可能比预期更快 地耗尽容量。
[0006] 因此，功耗仍旧是包括膝上型计算机、无线手机、个人数字助理等在内的移动装置 的重要问题。例如，在当今的移动装置中，为了解决功率损耗有关问题，可根据减少的活动 或需求使某些组件进入较低功率休眠状态。
[0007] 对于一种方法，操作系统可支持内置功率管理软件接口，例如高级配置和电源接 口（ACPI)(例如高级配置和电源接口，Ver.x285, 2004年6月）。ACPI描述一种功率管理 策略，其中包括处理器和/或巧片组可支持的各种"C状态"。对于该个策略，C0被定义为 "运行时间"状态，其中处理器工作在高电压和高频。C1被定义为"自动暂停"状态，其中在 内部停止内核时钟。C2被定义为"停止时钟"状态，其中在外部停止内核时钟。C3被定义 为"深休眠"状态，其中关闭所有处理器时钟，W及C4被定义为"更深休眠"状态，其中停止 所有处理器时钟并将处理器电压降到更低的数据保持点。还提出了各种附加的更深休眠功 率状态巧…化。该些附加功率状态的特征在于C1至C4功率状态的等效语义，但具有不同 的进入/退出等待时间和功率节省。
[0008] 在操作中，为了进入更深休眠状态，ACPI可检测不存在对移动处理器的新或未决 中断的时隙。然后，ACPI策略使用输入/输出（1/0)控制器或其它巧片组特征使移动处理 器进入更深休眠状态。
[0009] -旦使处理器进入更深休眠状态，就可把来自操作系统或另一个源的中止事件或 中断发送给巧片组，然后巧片组将允许处理器退出更深休眠状态。在包括更深休眠状态在 内的各种功率管理状态之间进行转变的能力可使功率损耗能够减小并使电池寿命能够增 大。
[0010] 目前，通过在处理器电压调节器电路中参考外部电压参考，并且每当I/O控制器 或其它集成电路断言平台"更深休眠"信号、如DPRSLPVR信号或其它类似信号时调节到该 个参考电压，来完成进入更深休眠状态。然后，电压调节器从第一电压转变到与更深休眠状 态关联的第二较低电压。在退出更深休眠状态时，在另一方向的电压转变随类似指定时间 窗口发生。
[0011] 如前面所述，获得低功率休眠状态对于实现移动装置中更好的电池寿命是重要 的。移动装置市场是激烈竞争的产品空间，并且该个空间的发展的关键领域之一是保持电 池寿命的低功率解决方案。
[0012] 可惜，移动装置中处理器的现有更深休眠状态仍消耗大量功率，因为电压仍需要 施加到处理器，并且无法完全断开。
【发明内容】
[0013] 根据第一实施例，提供了一种系统，其包括：
[0014] 图形处理器；
[0015] 无线通信模块；
[001引存储器控制器；W及
[0017] 多核处理器，所述多核处理器包括：
[0018] 第一处理器核，所述第一处理器核保存所述第一处理器核的状态并且进入所述第 一处理器核断电所采用的模式；
[0019] 第二处理器核，所述第二处理器核保存所述第二处理器核的状态并且进入所述第 二处理器核断电所采用的模式；W及
[0020] 高速缓存存储器，所述高速缓存存储器在所述第一处理器核断电时被供电；
[0021] 其中所述第一处理器核响应于所述第一处理器核转变到对所述第一处理器核供 电所采用的模式而恢复所述第一处理器核的所保存状态，并且所述第二处理器核响应于所 述第二处理器核转变到对所述第二处理器核供电所采用的模式而恢复所述第二处理器核 的所保存状态。
[0022] 根据第二实施例，提供了一种移动系统，其包括：
[0023] 大容量存储装置，用于存储操作系统；
[0024] 电池；
[00幼 图形处理器；
[0026] 无线通信模块；
[0027] 存储器控制器；W及
[0028] 多核处理器，所述多核处理器包括：
[0029] 第一处理器核，所述第一处理器核保存所述第一处理器核的状态并且进入所述第 一处理器核断电所采用的模式；
[0030] 第二处理器核，所述第二处理器核保存所述第二处理器核的状态并且进入所述第 二处理器核断电所采用的模式；W及
[0031] 高速缓存存储器，所述高速缓存存储器在所述第一处理器核断电时被供电；
[0032] 其中所述第一处理器核响应于所述第一处理器核转变到对所述第一处理器核供 电所采用的模式而恢复所述第一处理器核的所保存状态，并且所述第二处理器核响应于所 述第二处理器核转变到对所述第二处理器核供电所采用的模式而恢复所述第二处理器核 的所保存状态。
[0033] 根据第=实施例，提供了一种系统，其包括：
[0034] 存储器控制器；
[00对I/O控制器；
[003引 时钟发生器；W及
[0037] 多核处理器，所述多核处理器包括：
[0038] 共享L2高速缓存存储器；
[0039] 存储器，用于存储电压识别值；
[0040] 第一处理器核；和
[0041] 第二处理器核；
[0042] 其中所述第一处理器核和所述第二处理器核均支持核C6(CC6)状态，其中对应处 理器核的核状态保存到高速缓存存储器；并且
[0043] 其中所述多核处理器支持封装休眠状态（C6)，其中锁相环（PLL)要掉电并且提 供给所述多核处理器的电压电平在所述第一处理器核和所述第二处理器核进入所述核 C6(CC6)状态之后要转变成对应于所述电压识别值的值。
[0044] 根据第四实施例，提供了一种系统，其包括：
[0045] 存储器控制器；
[004引I/O控制器；
[0047] 时钟发生器；W及
[0048] 多核处理器，所述多核处理器包括：
[0049] 共享L2高速缓存存储器；
[0050] 存储器，用于存储电压识别值；
[0051] 第一处理器核；和
[0052] 第二处理器核；
[0053] 其中所述第一处理器核和所述第二处理器核均支持核C6(CC6)状态，其中对应处 理器核的核状态保存到高速缓存存储器；并且
[0054] 其中所述多核处理器支持封装休眠状态（C6)，其中锁相环（PLL)要掉电并且提 供给所述多核处理器的电压电平在所述第一处理器核和所述第二处理器核进入所述核 C6(CC6)状态之后要转变成对应于所述电压识别值的值。
【附图说明】
[00巧]图1是示出根据本发明的一个实施例转变入和转变出处理器的零电压功率管理 状态的过程的流程图。
[0056]图2A和2B是根据本发明的一个实施例可用于实现零电压功率管理状态方法的示 范系统的框图。
[0057]图3是示出根据本发明的一个实施例的专用休眠状态SRAM高速缓存和SRAM接口 的一个示例的框图。
[0058]图4是示出根据本发明的一个实施例可用于进入零电压处理器休眠状态的过程 的流程图。
[0059]图5是示出根据本发明的一个实施例可用于退出零电压处理器休眠状态的过程 的流程图。
【具体实施方式】
[0060]在W下描述中将详细描述本发明的各种实施例。然而，包含该些细节是为了便于 理解本发明及描述使用本发明的示范实施例。该类细节不应用于将本发明限制于所述的具 体实施例，因为其它变型和实施例是可能的，同时仍保持在本发明的范围之内。而且，虽然 阐述了许多细节W便提供对本发明实施例的透彻理解，但是本领域技术人员清楚，该些具 体细节对于实施本发明的实施例不是必需的。
[0061]在W下描述中，为了便于说明，描述了具体组件、电路、状态图、软件模块、系统、定 时等。然而，要理解，其它实施例可适用于例如其它类型的组件、电路、状态图、软件模块、系 统和/或定时。
[0062] 参照图1，在一个实施例中，在框105,集成电路装置如处理器例如发起到零电压 功率管理状态的转变。零电压功率管理状态例如可W是根据2002年3月31日的高级配置 和电源接口（ACPI)规范修订版2.Oa(并且由康柏计算机公司、英特尔公司、微软公司、菲巧 克斯技术有限公司和东芝公司发布）的"更深休眠