电路板的简易走线方法
【技术领域】
[0001] 本发明涉及一种电路板的简易走线方法，具体涉及一种对电路板的信号完整性要 求较高的简易走线方法。
【背景技术】
[0002] 现今高速信号群组走线都要求等长，通常的做法是采用电路仿真软件进行模拟计 算，不仅需要功能强大的电路放置软件，而且还需要有精确的器件模型，特别是还需要电路 板制板厂家材料的准确参数才能计算准确，成本高且难以实现；
[0003] 另外，通常进行电路的延时仿真计算时，通常以线路板单板或者板内某段信号作 为研究对象，未对互连的多板系统进行整体研究，如板间互连时连接器引起的延时并未计 算在内。
[0004] 对于BGA封装器件，通常会存在部分未连接的管脚，如何进行管脚分配和扇出以 减少线路板的过孔数量和增加在BGA封装器件背部的滤波电容数量，成为电路板设计工程 师必须面对的问题。对于电路板上的不同功能单元，如何进行区域划分和层叠控制以减少 相互干扰也是需要解决的问题。
【发明内容】
[0005] 本发明为解决现有线路板走线存在不同功能单元需要减小相互干扰、群组等长走 线和BGA器件扇出操作及增加背部滤波电容数量的过孔位置调整方法问题，提供一种电路 板的简易走线方法。
[0006] 电路板的简易走线方法，采用群组信号等长走线方式和BGA的出线方式，该方法 由以下步骤实现：
[0007] 步骤一、采用线路板上不同功能单元分区并结合线路板层间距离控制的方法减小 不同功能单元的相互干扰；
[0008] 具体为：
[0009] 根据线路板中不同层间重叠区域等效电容器的公式，计算不同功能单元之间重叠 面积；
[0010] 所述线路板的电容容值
式中S为线路板中不同层间重叠区域的重叠面 积，d为线路板间的距离；
[0011] 步骤二、采用群组信号等长走线方式在步骤一所述的线路板上进行走线；
[0012] 具体过程为：
[0013] 步骤二一、计算各传输线上的延时，用公式一表示为：
[0014] A 式、tpd ? microstip+tstip+tvia+tconnector+tchip
[0015] 上式中，tmi(：rostip为微带线弓丨起的延时，t stip为带状线弓丨起的延时，t via为过孔引起 的延时，为连接器引起的延时，t为芯片引起的延时；
[0016] 步骤二二、按照等效微带线长度的方法计算步骤一一中各传输线上的延时，所述 等效微带线长度的方法用公式二表示为：
[0017] 公式二、
[0018]式中，Urostip为微带线的长度，I stip为带状线的长度，k为带状线的线长系数，
ε为线路板中介质的等效介电常数；η为过孔的数量，Ivla为过孔在线 路板上的贯穿厚度，m为连接器上的接点间隔数，lran_t"为连接器上接点的间隔距离，t 为芯片引起的延时，I1^1为等效微带线长度；
[0019] 步骤二三、根据步骤一二中计算的等效微带线长度Ipd l，以最长的微带线的延时 长度lpd__为基准，分别减去其余的延时长度，获得各传输线的延时差值I Pd__-iPd_1;
[0020] 步骤二四、根据步骤二三中计算的延时差值Ipdniax-Ipd l，增加除最长延时的信号的 走线，保证增加的等效长度为
：式中$ 1〇〇/;〃7为允许的偏差值；
[0021] 步骤三、采用先外后内的BGA封装器件的出线方式；
[0022] 具体过程为：
[0023] 步骤三一、计算进行连接的管脚数p ;
[0024] 步骤三二、从外侧（行和列）开始向内侧（行和列）推进，计算进行连接的管脚行 列数q，并要3
式中^为第i行列可用的管脚数；
[0025] 步骤三三、进行最外两侧（行和列）管脚的连接；自动扇出除最外两侧（行和列） 外管脚的自动扇出过孔操作；
[0026] 步骤三四、在对应的BGA封装器件背部摆放滤波电容；并对步骤三三中自动扇出 的过孔的位置进行调整，然后进行所术述BGA封装器件未连接管脚的连接，实现在电路板 上的走线。
[0027] 本发明的有益效果：
[0028] -、不需要专用的软件，也不需要建立复杂的电路模型，即可方便的进行群组走线 延时的简单计算。
[0029] 二、进行群组的走线延时相同，综合考虑考虑微带线和带状线引起延时的差异，还 包括过孔数量，连接器间连接和接入的芯片引起的延时差异。等长设置可进行信号传输路 径整体的加权等长，而不需要分段等长以多处绕线对板空间的要求，同时降低绕线引起的 反射等信号完整性问题。
[0030] 三、通过优化BGA的走线步骤，可以大大提高走线效率，并提高背部滤波电容的摆 放数量，提高滤波效果。采用线路板上分区结合层间距离控制的方法减小不同功能单元的 相互串扰。
【附图说明】
[0031] 图1为本发明所述的电路板的简易走线方法中线路板上信号传输模型示意图；
[0032] 图2为本发有所述的电路板的简易走线方法中线路板上连接器接点位置的差异 引起的延时不意图；
[0033] 图3为本发明所述的电路板的简易走线方法中BGA封装的管脚分布示意图；
[0034] 图4为本发明所述的电路板的简易走线方法中不同单元在线路板上区域隔离的 布局图；
[0035] 图5为本发明所述的电路板的简易走线方法中不同单元在线路板上出现重叠时 的布局图；
【具体实施方式】
【具体实施方式】 [0036] 一、结合图1至图5说明本实施方式，电路板的简易走线方法，该方 法由以下步骤实现：
[0037] -、采用线路板上分区结合层间距离控制的方法减小不同功能单元A和B (如大功 率单元与小功率单元部分、一次电源与二次电源之间）的相互干扰。
[0038] 根据平板电容器的公式，其容值为
式中ε为线路板间介质的介电常数，S 为线路板的重叠面积，d为线路板间的距离。
[0039] 故对于不同单元之间应该尽量减小重叠面积隔离，结合图2,功能单元A和功能单 元B之间在线路板的各层都独立，无重叠区域，可有效降低相互间的干扰。结合3,当功能单 元A和功能单元B之间在线路板上出现重叠时，可将不同的功能单元分别合并在线路板不 同的层，在不同单元相邻的层间增加间隔距离（dab > dai且dab > dbi)，并适当降低之间 介质的介电常数（e_ab< ￡_&1且e_ab< e_bi)，最终使不同单元的层间親合电容满足
式中cai和cbi分别为不同单元内的层间的耦合电容值。
[0040] 式中dab为不同单元间相邻的层间间隔距离，dai和dbi为相同单元内相邻的层 间间隔距离；式中e_ab为不同单元间相邻的层间介质的介电常数，￡_ &1和e_bi为相同 单元内相邻的层间介质的介电常数。
[0041] 二、群组等长走线方式不仅考虑微带线和带状线引起延时的差异，还包括过孔数 量，连接器间连接和接入的芯片引起的延时差异；另外对于差分信号，由于存在匹配电阻和 上下拉电阻，同一网络出现多个管脚，进行等长匹配时应该选择差分芯片管脚与外部