扩散长度受保护的电路和设计方法
【专利说明】扩散长度受保护的电路和设计方法
[0001]领域
[0002]本公开一般涉及电路和设计电路的方法。
[0003]相关技术描述
[0004]技术进步已产生越来越小且越来越强大的电子设备。例如，当前存在各种移动设备，诸如无线电话、个人数字助理(PDA)和寻呼设备。移动设备可以是小、重量轻且易于被用户携带的。无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络传达语音和数据分组。此外，许多此类无线电话包括被纳入于其中的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类无线电话可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。由此，无线电话和其他电子设备可包括显著的计算能力。
[0005]集成电路日渐包括更大数目的晶体管。例如，随着半导体器件工艺按比例减小，更多的晶体管可以被制造在特定的半导体区域中，这可以使得能够实现越来越小且越来越强大的电子设备。然而，一些电路特征可能不会随着半导体工艺而线性地“缩放”。例如，由晶体管之间的有所不同的物理特性而引起的性能变动对于减小尺寸的半导体工艺而言可能更为显著，特别是对于设计成使用“匹配的”晶体管和/或精确的时间区间来操作的电路组件来说尤是如此。此类变动可能会改动与电子设备相关联的操作(例如，驱动电流降级)并且可能给生成半导体设备的布局(例如，生成与电路设计参数兼容而又在特定区域包括大数目的晶体管的布局)带来巨大挑战。
[0006]概述
[0007]根据本公开的集成电路可以包括经桥接(例如，延伸)的扩散上覆氧化物(OD) “岛”。因为在OD区的边缘所形成的晶体管可以显现出相比于在OD区中央的晶体管而言不同的或“不匹配的”性能特征(例如，阈值电压和/或漏极电流)，所以桥接多个OD区或“岛”来形成连续的OD区可以增进晶体管之间的性能相似性。例如，OD区端部的浅沟槽隔离(STI)边缘对边缘晶体管施加的机械应力比对中央晶体管施加的机械压力要大，这潜在地引发了常规器件中的性能失配(例如，由于扩散长度(LOD)效应)。
[0008]通过桥接集成电路的诸OD区，可以达成诸晶体管之间增进的性能相似性，这可以改善集成电路的操作。为了解说，对于设计成基于短脉冲宽度(例如，大约200微微秒)操作的脉冲式锁存器电路而言，由OD区的边缘处的晶体管与中央区的晶体管之间的性能差别所引起的“失配”可以被避免。相应地，脉冲式锁存器电路可以显现出变动控制、更高的驱动电流/更好的性能、更高的产出、更准确的脉冲宽度控制、更紧的脉冲宽度分布、和/或其他期望的性能特性。
[0009]延伸OD区可以包括创建虚设器件。例如，延伸OD区可以使得该OD区连接到多晶硅(PSi)区，这创建了至少一个“虚设”晶体管。虚设晶体管可以被门控为开启(例如，源-漏短接)并且耦合到电源端子或接地端子，这使得该虚设晶体管起到“解耦电容器”的功能(例如，通过将信号的特定频率分流或“解耦”到接地)，而这可以是有利的。根据替换性实施例，虚设晶体管可以被门控为关闭并且可以连接到其他电节点。
[0010]在特定实施例中，一电路包括脉冲式锁存器电路。该脉冲式锁存器电路包括第一多个晶体管。该第一多个晶体管中的一个或多个晶体管是扩散长度(LOD)受保护的。
[0011 ] 在另一特定实施例中，一种方法包括在电路设计中并且由处理器标识第一扩散上覆氧化物(OD)区与第二 OD区之间的间隙。响应于标识出该间隙，处理器通过向该电路设计添加虚设器件以桥接该间隙来生成经修改的电路设计。
[0012]在另一特定实施例中，一种方法包括在包括多个晶体管的脉冲式锁存器电路处生成输出信号。该多个晶体管中的每个晶体管是扩散长度(LOD)受保护的。
[0013]在另一特定实施例中，一种计算机可读存储介质存储了可以由处理器执行以执行操作的指令，这些操作包括在电路设计中并由处理器标识第一扩散上覆氧化物(OD)区与第二 OD区之间的间隙。这些操作进一步包括响应于标识出该间隙并且由处理器通过向该电路设计添加虚设器件以桥接该间隙来生成经修改的电路设计。
[0014]在另一特定实施例中，一种设备包括用于响应于时钟信号生成脉冲信号的装置。该设备进一步包括用于响应于该脉冲信号生成输出信号的装置。用于生成输出信号的装置包括各自为扩散长度(LOD)受保护的多个晶体管。
[0015]由至少一个所公开的实施例提供的一个特定优势在于集成电路的诸晶体管之间增进的性能相似性。例如，对于设计成基于短脉冲宽度(例如，大约200微微秒)操作的脉冲式锁存器电路而言，由处在OD区的边缘处的晶体管与中央区的晶体管之间的性能差别所引起的“失配”可以被避免。相应地，该脉冲式锁存器电路可以显现出变动控制、更高的驱动电流/更好的性能、更高的产出、更准确的脉冲宽度控制、更紧的脉冲宽度分布、和/或其他期望的性能特征。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节:附图简述、详细描述以及权利要求。
[0016]附图简述
[0017]图1是解说对电路设计的修改的特定实施例的示图；
[0018]图2是解说对电路设计的修改的另一特定实施例的示图；
[0019]图3是解说脉冲式锁存器电路的特定实施例的示图；
[0020]图4A是描绘设计电路(诸如图3的脉冲式锁存器电路)的方法的特定解说性实施例的流程图；
[0021]图4B是描绘操作图3的脉冲式锁存器电路的方法的特定解说性实施例的流程图；
[0022]图5是包括图3的脉冲式锁存器电路的移动设备的特定解说性实施例的框图；以及
[0023]图6是制造包括图3的脉冲式锁存器电路的电子设备的制造过程的特定解说性实施例的数据流图。
[0024]详细描述
[0025]参见图1，描绘了生成电路设计108的系统，且该系统被一般地指示为100。在修改电路设计108以生成经修改的电路设计154之后，该系统被描绘并被一般地指示为150。电路设计108是使用计算机104来生成的。如图1中所示，计算机104包括耦合到存储器112的处理器116。存储器112可存储可由处理器116执行的指令120。在特定实施例中，电路设计108在计算机104的显示设备处被显示。
[0026]电路设计108可以包括第一扩散上覆氧化物(OD)区124(例如，扩散与晶体管栅极氧化物的毗连区)和第二 OD区128。OD区124、128可以对应于要基于电路设计108制造的集成电路的一个或多个晶体管。例如，电路设计108可以对应于该集成电路的至少一部分的第一布局并且可以在设计该集成电路的布局阶段生成。
[0027]如图1中所示，电路设计108中的间隙144将第一 OD区124与第二 OD区128分隔开来。在特定实施例中，指令120可由处理器116执行以标识OD区124、128之间的间隙144。例如，指令120可由处理器116执行以分析与电路设计108相关联的数据以标识电路设计108的诸OD区之间的间隙，诸如分隔了 OD区124、128的间隙144。指令120可由处理器116执行以桥接间隙144以生成经修改的电路设计154。经修改的电路设计154可以对应于该集成电路的至少一部分的第二布局并且可以在设计该集成电路的布局阶段生成。
[0028]在经修改的电路设计154中，间隙144已经被桥接以形成经桥接的(例如，连续的)OD区158。经桥接的OD区158包括第一 OD区124和第二 OD区128。经桥接的OD区158进一步包括桥接了间隙144的虚设器件162(例如，虚设器件162已经被添加到电路设计108以生成经修改的电路设计154)。
[0029]如以下所进一步解释的，桥接该间隙144以生成经修改的电路设计154可以改善基于经修改的电路设计154生成的集成电路的性能。例如，通过移除间隙144，在OD区124、128中的一者或两者的“边缘区域”上晶体管的性能可以相比于不在边缘区域上的晶体管或者在OD区124、128中的一者或两者的中央区的晶体管而言得到改善。例如，如参考图2所进一步解释的，邻近于浅沟槽隔离(STI)区的晶体管(例如“边缘”晶体管)相比于不与STI区毗邻的晶体管(例如，非边缘晶体管)而言经历更大的物理应力。桥接该间隙144可以减轻或降低与扩散长度(LOD)效应相关联的物理应力，这增强了电路性能。
[0030]参考图2，电路设计的特定解说性实施例被描绘并被一般地指示为200，并且经修改的电路设计的特定解说性实施例被描绘并被一般地指示为250。电路设计200、250可以分别对应于图1的电路设计100、150，并且可以由图1的计算机104生成。
[0031]电路设计200、250各自包括基板204、第一 OD区208、第二 OD区212和多个多晶硅(pSi)区。OD区208、212可以对应于图1的OD区124、128。在图2的示例中，这多个pSi区包括第一 PSi区216、第二 pSi区220、第三pSi区224和第四pSi区228。电路设计200、250进一步包括浅沟槽隔离(STI)区206。STI区206具有STI边缘210 (即，STI区206由STI边缘210将其与第一 OD区208分隔开)。替换地，代替STI区206的是，场氧化物区可以毗邻于第一 OD区208 (未在图2中示出)。
[0032]在图2的示例中，电路设计200包括分隔第一 OD区208与第二 OD区212的间隙244。间隙244可对应于图1的间隙144。如图2中所示，第一 OD边缘236和