基于SoC在线重构的VPX并行DSP信号处理板卡的制作方法
【技术领域】
[0001]本发明属于数字信号处理技术领域，更为具体地讲，涉及一种基于SoC在线重构的VPX并行DSP信号处理板卡。
【背景技术】
[0002]随着数字信号处理领域中相关处理算法的不断发展，其算法复杂度越发复杂，要求的运算量成几何倍数提高。以飞行器载荷为例，飞行器一体化信号处理载荷平台根据各种综合任务需求，通过对系统内部各个统一的柔性硬件模块进行在线动态配置软/硬件实现包括雷达检测、测控通信、图像处理、导航定位、光电探测等在内的不同任务功能。信号处理系统需要调用相应算法实现上述这些功能，这就要求后端数字信号处理模块提供强大的高精度信号处理和数据吞吐能力，因此设计一种具备高速信号处理和大容量数据吞吐能力的信号处理板卡成为了迫切的需求。
[0003]随着嵌入式构架不断发展，新的标准不断被提出。以VPX标准为例，VPX是由VITA组织制定的用以满足恶劣环境下高可靠性、高宽带要求的下一代高级嵌入式平台总线标准，具有传输带宽高、传输可靠度高、互联结构灵活可配置等特点，其越来越多的被应用在如航空航天等特殊工作条件下的嵌入式信号处理系统中。VPX总线中定义了 SR10(SerialRapid1)、PCIe (PCI Express)、1Gb Ethernet等三种高速串行总线，满足不同应用的高速数据通信要求。但是，目前多数基于VPX总线的信号处理载板相同功能的对外高速总线都只设置了一组，没有考虑数据传输总线冗余备份的问题，导致其在极端恶劣环境条件下工作可靠性难以保证。
[0004]目前，传统的嵌入式信息处理平台一般采用FPGA+DSP的设计构架，其较好地利用FPGA芯片灵活的设计手段和丰富的硬件逻辑资源以及FPGA的并行数据处理上的优势。同时，高端DSP芯片的单核主频也达到了 IGHz左右，并集成了常用的总线资源，具备较好地信号处理能力。然而这样的设计仍然存在着诸多问题:
[0005](I)以FPGA为核心处理芯片的处理平台为例，高端FPGA芯片虽然提供了较大的并行信号处理带宽，但其成本高昂、数字信号处理运算能力不及DSP芯片。与此同时，将单核DSP芯片作为主运算芯片的设计也难以提供足够的信号吞吐率，其能力更是常常受限于通信链路有限的带宽。而FPGA+DSP的设计构架往往都是多片FPGA和多片单核DSP芯片组合的设计思路，这样势必增加板卡的面积，不符合当前信号处理系统小型化的趋势，因此传统的设计构架往往受限于系统尺寸空间的要求，其设计思路已经无法帮助当前高速、大容量数字信号处理的现状。
[0006](2)传统的数字信号处理板卡采用并行总线作为处理器之间的数据链路，这样的设计存在着传输速率低、处理器数据吞吐率小、实时性差等问题。
[0007](3)传统的信号处理板卡与系统上位机之间的通信一般采用串口、USB2.0、百兆以太网等单一协议接口，这些协议具有传输速率慢或传输距离短等缺点，同样影响数据传输与命令下发的实时性。
[0008](4)传统的数字信号处理板卡在设计上往往不考虑在线柔性可重配功能，即信号处理板无法根据分析处理任务的不同，利用对目标代码的动态修改，实现DSP芯片资源的动态重构和复用，因此传统信号处理平台的灵活性较为欠缺。
[0009](5)传统的信号处理板卡往往不具有备用数据链路，缺乏冗余的设计往往造成系统稳定性和可靠性的不足。
[0010]综上所述，传统的嵌入式信息处理平台难以兼顾尺寸体积和性能，存在很多先天的缺陷和难以逾越的设计障碍。
【发明内容】
[0011]本发明的目的在于克服现有技术的不足，提供一种基于SoC在线重构的VPX并行DSP信号处理板卡，采用“SoC+双DSP”的设计构架，以FPGA作为板级SoC控制器，并通过FPGA外围高速信号线对DSP信号处理板卡进行控制。
[0012]为实现上述发明目的，本发明一种基于SoC在线重构的VPX并行DSP信号处理板卡，其特征在于，包括:
[0013]一 VPX接口，包括VPX PO接口、VPX Pl接口和VPX P2接口，用于DSP信号处理板卡与外部的主控交换机板和FPGA信号预处理板的连接，以及为DSP信号处理板卡提供输入电源接口 ；
[0014]所述的VPX PO接口包括输入电源接口和系统信号接口 ；
[0015]所述的VPX Pl接口包括数据平面接口、控制平面接口、扩展平面接口和用户自定义接口 ；其中，数据平面接口提供两个SR1 x4高速串行总线接口，分别连接DSP1、DSP2两个主运算主芯片，以及连接FPGA信号预处理板，用于将外部FPGA信号预处理板的信号输入到DSPUDSP2 ;控制平面接口提供两个千兆以太网总线接口，分别连接DSPl、DSP2两个主运算主芯片，以及连接主控交换机板，用于将主控交换机板对DSP芯片的控制信号和在线重配置命令传给DSP芯片；扩展平面接口提供一个PCIe x4高速串行总线接口，且连接到PCIE交换芯片，用于将主控交换机板采用的PCIE协议信号同步到PCIE交换芯片；用户自定义接口提供两个异步串口接口，分别接DSPUDSP2，作为主控交换板与DSP芯片的调试接口 ；
[0016]所述的VPX P2接口作为用户自定义接口 ；用户自定义接口提供32对差分信号线接口及8路单端信号线接口 ；差分信号线接口连接到FPGA Soc控制器，单端信号线接口连接到DSP1、DSP2 ;用户自定义接口主要作为主控交换机板的控制命令、备用数据的数据链路接口，同时作为与背板其他板卡间的握手信号、数据交换接口，以及与后面1板连接，实现与外部接口的数据交换；
[0017]—以太网PHY芯片，与RJ45网口连接，外部通过RJ45网口将信号发送到以太网PHY芯片，以太网PHY芯片在物理层完成协议转化后，通过SGMII高速串行总线将数据分别发送到DSPl和DSP2芯片进行信号运算处理；同时，DSPl和DSP2可以通过该链路将数据发送至RJ45网口实现与外部设备的通信；
[0018]两DSP芯片，分别为DSPl和DSP2;两个DSP芯片接收VPX接口传输的SR1 X4、千兆以太网两种高速串行总线信号，以及经过PCIE交换芯片重新打包转发的PCIE X2高速串行总线信号，根据接收到的总线信号中的指令和数据，完成信号处理工作；在两片DSP之间，通过Hyper-Link高速串行接口 4通道模式实现DSP芯片间的高速总线互连，使两片DSP可以访问相互的存储空间，实现数据交互协同工作；
[0019]八片DDR3存储芯片分为两组，每组四片，一片DSP芯片对应一组DDR3存储芯片，用于DSP芯片做信号处理运算时实现大容量数据存取扩展功能；
[0020]两片FLASH存储芯片，两片FLASH存储芯片分别与FPGA SoC控制器连接，每片FLASH芯片还对应连接一片DSP芯片；FLASH存储芯片作用一是独立作为DSP芯片或者FPGA芯片的外部存储器接口，即EMIF接口，用于DSP芯片或者FPGA芯片掉电后的数据存储保护功能；二是作为公用的存储空间实现了 DSP芯片和FPGA SoC控制器间的数据交互传输功會κ ;
[0021]— PCIE交换芯片，用于对采用PCIE X4的总线协议的数据与命令进行拆分、重新打包后，变为两路PCIE X2高速串行总线信号，并分别发送到DSP1和DSP2，以实现与DSP芯片的控制和数据交换；
[0022]— FPGA SoC控制器，即PFGA芯片作为片上系统，简称SoC ;主要用于完成板级控制管理功能，实现对该DSP信号处理板中各个芯片的控制、配置、监控工作，同时完成部分输入信号的预处理工作。