063]其中，如图2所示，VPX P0接口包括输入电源接口和系统信号接口 ；在本实施例中，电源接口为处理载板中的其他模块提供电源，提供5V、12V等输入电源；
[0064]如图2所示，VPX P1接口包括数据平面接口、控制平面接口、扩展平面接口和用户自定义接口 ；其中，数据平面接口提供两个SR10 x4高速串行总线接口，分别连接DSP1、DSP2两个主运算主芯片，以及FPGA信号预处理板，用于将外部FPGA信号预处理板的信号输入到DSPUDSP2 ;控制平面接口提供两个千兆以太网总线接口，分别连接DSPUDSP2两个主运算主芯片，以及主控交换机板，用于将主控交换机板对DSP芯片3的控制信号和配置命令传给DSP芯片3，其中主控交换机板采用千兆以太网协议；通过FPGA SoC控制器对DSP芯片3进行复位，利用FPGA SoC控制器7切换DSP芯片3的程序加载模式为千兆以太网加载，千兆以太网再通过对DSP芯片3的实时程序加载，实现在线可重构计算；扩展平面接口提供一个PCIe x4高速串行总线接口，PCIe x4高速串行总线接口连接到PCIE交换芯片6，于将主控交换机板采用的PCIE协议信号同步到PCIE交换芯片6 ;用户自定义接口提供两个异步串口接口，两个异步串口接口分别接DSPUDSP2，作为主控交换板与DSP芯片3的调试接口 ；
[0065]如图2所示，VPX P2接口作为用户自定义接口 ；用户自定义接口提供32对差分信号线接口及8路单端信号线接口，在本实施例中，仅保留了 28对差分信号线接口 ；利用差分信号线接口连接到FPGA SoC控制器7，利用单端信号线接口连接到DSPUDSP2 ;作为主控交换机板的控制命令、备用数据的数据链路接口，同时作为与背板其他板卡间的握手信号、数据交换接口，以及与后面10板连接，实现与外部接口的数据交换；
[0066]综上可知，VPX接口 1是采用两组千兆以太网和SR10 X4高速串行总线传输，在结构上采用了双冗余设计，且至少保证其中一个DSP芯片3的信号链路正常工作；
[0067]以太网PHY芯片2，与RJ45网口连接，外部通过两个RJ45网口分别将两组交叉网线中4对差分线信号发送到以太网PHY芯片2，以太网PHY芯片2在物理层完成协议转化后，通过SGMII高速串行总线分别发送到DSP1和DSP2芯片进行信号运算处理；同时，DSP1和DSP2可以通过该链路将数据发送至RJ45网口实现与外部设备的通信；
[0068]两DSP芯片3，分别为DSP1和DSP2 ;两个DSP芯片3接收VPX接口 1传输的SR10X4、千兆以太网两种高速串行总线信号，以及经过PCIE交换芯片6重新打包转发的PCIE X2高速串行总线信号，根据接收的总线信号中的指令和数据，完成信号处理工作；在两片DSP芯片3之间，通过Hyper-Link高速串行接口 4通道模式实现DSP芯片3间的高速总线互连，使两片DSP芯片3可以访问相互的存储空间，实现数据交互协同工作；
[0069]在本实施例中，两DSP芯片3采用的是TI公司的多核DSP芯片系列，以两片TMS320C667x芯片为例，在两芯片之间通过Hyper-Link高速串行接口(Hyper-Link支持1通道或4通道模式，每通道支持12.5GBaud传输速率)实现片间的高速总线互连，两片DSP通过Hyper-Link可以访问相互的存储空间从而实现数据交互。
[0070]两片TMS320C667x DSP的JTAG仿真接口以菊花链的形式连接到一个14芯标准的JTAG连接器插座上，以方便用户调试。
[0071]八片DDR3存储芯片分为两组，每组四片，一片DSP芯片3对应一组DDR3存储芯片4，用于DSP芯片3做信号处理运算时实现大容量数据存取扩展功能；
[0072]两片FLASH存储芯片5，两片FLASH存储芯片5分别与FPGA SoC控制器7连接，每片FLASH芯片5还对应连接一片DSP芯片3 ；FLASH存储芯片5作用一是作为DSP芯片3的外部存储器接口，即EMIF接口，用于DSP芯片3掉电后的数据存储保护功能；二是实现了DSP芯片3和FPGA SoC控制器7间的数据交互传输功能；
[0073]PCIE交换芯片6，用于对PCIE协议信号中的数据与命令进行拆分、重新打包后，变为两路PCIE X2高速串行总线信号，并分别发送到DSP1和DSP2，以实现与DSP芯片3的控制和数据交换；
[0074]FPGA SoC控制器7，即PFGA芯片作为片上系统，简称SoC ;主要用于完成板级控制管理功能，实现对该信号处理板中各个的芯片控制、配置、监控工作，同时负责输入信号的预处理工作；
[0075]在本实施例中，采用Xilinx公司的FPGA系列芯片作为FPGA SoC控制器7的控制芯片。FPGA芯片采用QSPI的配置方式，配置完成后，用户通过加载Micro Blaze软核，调用FPGA内部逻辑资源，实现对信号处理板的上电时序控制、时钟产生控制、相关芯片配置工作；同时，该FPGA芯片也负责部分简单的信号预处理的工作，如数字下变频、相位补偿、数据拼接、数据截取等。
[0076]其中，Micro Blaze作为一种嵌入式软核是被Xilinx公司优化过的可以嵌入在FPGA中的RISC处理器软核，具有运行速度快、占用资源少、可配置性强等优点，广泛应用于通信、军事、高端消费市场等领域。用户通过在FPGA芯片上调用Micro Blaze嵌入式软核，该软核使用AXI总线调用片内逻辑资源从而实现相应的控制功能，如:I2C控制、SPI控制、GP10控制、中断控制等。
[0077]图3是两片TMS320C667X芯片在线重构结构示意图；
[0078]在本实施例中，FPGA Soc控制器作为DSP芯片的在线重构的控制器，图中给出了FPGA Soc控制器的内部结构示意图，FPGA Soc控制器接收主控交换板下发的重构中断信号，对两片TMS320C667X芯片将进行复位和启动加载模式进行切换，并利用重构中断信号返回重构就绪信号，主控交换板上利用千兆以太网高速串行端口对两片TMS320C667X芯片进行在线目标代码加载，完成在线重构功能。其中，DSP在线重构互连结构示意图3所示。
[0079]图4是两片TMS320C667x芯片上Serial Rapid1高速串行接口连接示意图。
[0080]在本实施例中，两片TMS320C667x芯片上各自的1路X4Serial Rapid1 (每通道支持5GBaud的速率)高速串行端口通过背板与对应的FPGA板卡连接，两片TMS320C667x芯片利用Serial Rapid1可以实现与背板上其他信号预处理模块的高速数据传输。其中，Serial Rapid1高速串行接口互连方式如图4所示。
[0081]图5是两片TMS320C667x芯片上GE高速串行接口连接示意图。
[0082]在两片TMS320C667x芯片上各有1路X1GE高速串行端口(每通道支持lGBaud的速率)作为备用通道，通过背板与主控板功能板连接，实现指令加载/高速点对点数据通讯/DSP在线重新配置等功能。其中，GE高速串行接口连接关系如图5所示。
[0083]图6是两片TMS320C667x芯片上SGMII高速串行接口连接示意图。
[0084]在两片TMS320C667x芯片上各有1路SGMII高速串行端口(每通道支持lGBaud的速率)通过以太网PHY芯片与RJ45网口连接，实现外部数据与指令加载的功能。其中，SGMII高速串行接口连接关系如图6所示。
[0085]图7是在PI7C9X2G308GP中PCIE高速串行接口连接示意图。
[0086