半导体集成电路及包括该半导体集成电路的数据接口系统的制作方法
【技术领域】
[0001]本公开涉及一种半导体集成电路，特别涉及一种在与外部存储器之间收发数据的半导体集成电路。
【背景技术】
[0002]近年来，伴随着半导体集成电路的高性能化和高速化，半导体集成电路出现了功耗增大的趋势，另一方面，对其的低功耗化要求也增多。
[0003]通常，作为降低半导体集成电路的功耗的方法，可以举出对供向半导体集成电路的内部电路的电压进行动态控制的方法。
[0004]然而，如果向作为内部电路的、与外部存储器之间收发数据的接口(Interface，IF)电路供给的电源电压发生动态变化，则有时外部存储器与IF电路之间的交流(Alternate Current, AC)定时宽度会不充分，从而无法访问存储器。
[0005]专利文献1中公开了如下结构，即:在存储器控制装置中，当改变了存储器的结构、工作频率的情况下，系统启动时，在宽度为零且最低电压状态下开始存储器访问测试。
[0006]在该结构中，如果通过存储器访问测试而判断出不能访问存储器，则使电源电压升高后再次实施存储器访问测试。然后，如果判断出可以访问存储器，则将此时的电压作为可工作的最低电压来确定电源电压。此外，在即使电源电压变成最大值也难以访问存储器的情况下，以时钟为单位插入权值，并再次实施存储器访问测试。通过按照这种方式重复实施存储器访问测试，在存储器访问中所插入的权值就会是所需要的最小值。并且，由于在访问存储器的实际动作时所使用的电源电压被确定为最小值，因此能够实现访问存储器的高速化和低功耗化。
[0007]专利文献1:日本专利第4465539号说明书
【发明内容】
[0008]-发明所要解决的技术问题-
[0009]在进行通常的数据收发的状态下，如果对供向IF电路的电源电压进行动态控制，则IF电路的宽度伴随着电源电压的改变而发生变化，因此在针对外部存储器进行数据写入和读出时，AC定时在时间方向上移位或AC定时的宽度增减。由此，在现有的结构中，在IF电路内，数据的闩锁定时偏离AC定时宽度，从而不能确立与外部存储器之间的接口，因此可能会无法正常收发数据。
[0010]本公开是鉴于所述问题而完成的。其目的在于:提供一种对电源电压进行动态控制且能够正常地进行数据收发的半导体集成电路。
[0011]-用以解决技术问题的技术方案-
[0012]为了解决上述技术问题，根据本公开提供了一种如下所述的解决方案。S卩，利用从第一电源集成电路供给的电压而工作，并且与外部存储器之间收发数据的半导体集成电路具备:接口电路，所述接口电路接收从不同于所述第一电源集成电路的第二电源集成电路供给的电压而工作，并访问所述外部存储器，以与所述外部存储器之间收发数据；判断电路，所述判断电路基于所述接口电路的访问结果判断所述外部存储器与所述接口电路之间的交流定时，并基于该交流定时生成用于控制所述第二电源集成电路的输出电压的控制信息；以及电压控制电路，所述电压控制电路根据所述控制信息控制所述第二电源集成电路的输出电压。
[0013]根据上述方式，例如，在半导体集成电路启动时或通常工作时，能够基于外部存储器与接口电路的AC定时(timing)控制从第二电源1C供向接口电路的电压。由此，在外部存储器与接口电路之间进行数据收发的情况下，能够对第二电源1C的输出电压进行动态控制，使得数据的闩锁定时落在AC定时的范围内。即，在半导体集成电路中，能够一边对电源电压进行动态控制，一边进行正常的数据收发。
[0014]此外，数据接口系统具备:所述半导体集成电路；所述第一电源集成电路；所述第二电源集成电路；以及所述外部存储器，其中，电压从所述第二电源集成电路被供向所述外部存储器。
[0015]根据上述方式，能够提供一种可实现低功耗和数据收发稳定的数据接口系统。
[0016]-发明的效果-
[0017]根据本公开，能够提供一种既能够对电源电压进行动态控制又能够正常地进行数据收发的半导体集成电路。
【附图说明】
[0018]图1是具备第一实施方式所涉及的半导体集成电路的数据接口系统的结构图。
[0019]图2是图1的半导体集成电路的电压控制所涉及的流程图。
[0020]图3是表示图1的判断电路中的、自基准时间起的延迟值、电源电压、窗口之间的关系的图。
[0021]图4是具备第二实施方式所涉及的半导体集成电路的数据接口系统的结构图。
[0022]图5是具备第三实施方式所涉及的半导体集成电路的数据接口系统的结构图。
[0023]图6是具备第四实施方式所涉及的半导体集成电路的数据接口系统的结构图。
【具体实施方式】
[0024](第一实施方式)
[0025]图1是具备第一实施方式所涉及的半导体集成电路的数据接口系统的结构图。
[0026]数据接口系统100具有半导体集成电路101、外部存储器102、第一电源集成电路(Integrated Circuit，IC) 103以及第二电源IC112。在数据接口系统100中，在半导体集成电路101与外部存储器102之间进行数据收发，其中，从第一电源IC103向上述半导体集成电路101供给电压，从第二电源IC112向上述外部存储器102供给电压。
[0027]半导体集成电路101具有IF电路105、判断电路106、电压控制电路108、测试电路110、标准(normal)电路109、协调电路104以及作为表电路的内置存储器107。
[0028]IF电路105接收从第二电源IC112供给过来的电压而工作。具体而言，IF电路105访问外部存储器102，并进行数据的读出、写入。
[0029]测试电路110根据来自电压控制电路108的输出时刻，指示IF电路105执行访问外部存储器102的访问测试。由此，IF电路105执行访问外部存储器102的访问测试。
[0030]标准电路109在数据接口系统100的实际动作过程中指示IF电路105执行对外部存储器102的通常访问。
[0031]协调电路104对由测试电路110指示的访问测试和由标准电路109指示的通常访问进行协调。例如，在数据接口系统100的实际动作过程中，在电压控制电路108已对测试电路110发出了开始访问测试的指示的情况下，协调电路104向IF电路105中继来自测试电路110的指示。
[0032]判断电路106用于评价外部存储器102与IF电路105的AC定时。具体而言，判断电路106基于IF电路105的访问结果、即访问测试的结果，判断外部存储器102与IF电路105的AC定时。然后，判断电路106基于AC定时而生成用于控制第二电源IC112的输出电压的控制信息。例如，判断电路106比较AC定时与存储在内置存储器107中的规定值，当AC定时大于规定值的情况下，生成表示将第二电源IC112的输出电压降低的控制信息。另一方面，当AC定时小于规定值的情况下，生成表示将第二电源IC112的输出电压升高的控制信息。
[0033]判断电路106例如能够由可变延迟元件构成。而且，只要通过检索对于外部存储器102的写入定时和读出定时，来判断来自外部存储器102的数据与期望值一致的范围(窗口)即可。需要说明的是，判断电路106的构成可以是任意的。
[0034]作为规定值，例如，基于半导体集成电路101设计信息的AC定时与表示第二电源IC112应该输出的电压值的控制信息以建立对应关系的方式存储在内置存储器107中。需要说明的是，在内置存储器107中只要存储有用于评价AC定时时需要的信息即可，关于内置存储器107的详细情况将在下文中说明。
[0035]电压控制电路108根据判断电路106所生成的控制信息，控制第二电源IC112的输出电压。此外，电压控制电路108指示测试电路110开始访问测试。S卩，来自电压控制电路108的输出即为用于由判断电路106评价AC定时的触发信号。
[0036]在按照上述方式构成的半导体集成电路101中，IF电路105以外的电路利用从第一电源IC103供给的电压而工作。
[0037]接下来，参照图2对本实施方式所涉及的数据接口系统100的工作和电压控制进行说明。
[0038]首先，从第一电源IC103向半导体集成电路101供给电压后，半导体集成电路101内的各电路工作，从电压控制电路108对第二电源IC112输入基于半导体集成电路101的设计信息的电源电压信息。由此，从第二电源IC112向外部存储器102和IF电路105供给电压，启动系统(S101)o
[0039]系统启动后，从电压控制电路108对测试电路110发出用于开始对AC定时的评价的触发信号。由此，由判断电路106检测AC定时，并确定写入定时或者读出定时。
[0040]具体而言，能够通过判断电路106获得关于AC定时的窗口的上限值和下限值及中间值以及自基准时间开始的延迟值等信息。在此，自基准时间开始的延迟值，例如是指利用以AC定时的检索开始时间为基准的延迟时间等来规定的时间。
[0041]然后，根据借助上述方式获得的AC定时，将针对外部存储器102的收发定时设定为:上述的收发定时成为窗口的中间值。而且，根据窗口的上限值和下限值计算窗宽(S103)ο
[0042]然后，对为了进行稳定的数据收发而需要的最小窗宽和在S103获得的窗宽进行比较，来判断窗宽是否存在盈亏(S