使用双phy来支持多个pcie链路宽度的制作方法
【技术领域】
[0001] 本公开内容涉及非易失性存储子系统，包括但不限于闪盘驱动器。更具体地，本公 开内容涉及用于使用快速外围部件互连（PCIe)连接器来在存储设备控制器和主机系统的 根复合体（root complex)之间进行通信的非易失性存储子系统的系统和方法。
【背景技术】
[0002] PCIe是用于高速串行扩展卡的标准，该标准被设计为取代包括PCI标准和AGP标 准的多个较老的标准。PCIe可以被用于各种各样的扩展卡，包括显卡和网卡。此外，PCIe 标准可以被用于固态驱动器。
[0003] 与PCIe标准兼容的设备可以包括各种各样的部件，并且可以以多种大小和形式 因子出现。例如，PCIe兼容设备可以包括一个通道、四个通道或十六个通道。此外，PCIe兼 容设备可以被设计为成迷你卡，其可以与膝上型计算机一起使用。
【附图说明】
[0004] 遍及附图，附图标记被重新使用以指示所引用的元件之间的对应。提供附图以示 出本文描述的本发明的实施例，而非对其范围进行限制。
[0005] 图1A是不出了经由x4PCIe链路与存储设备相通信的主机系统的例子的框图。
[0006] 图1B是示出了与图1A中所示的存储设备相通信的主机系统的更详细的例子的框 图。
[0007] 图1C是示出了图1B中所示的主机接口的更详细的例子的框图。
[0008] 图2A是示出了具有经由一对x2PCIe链路与存储设备相通信的两个根复合体的主 机系统的例子的框图。
[0009] 图2B是示出了可以被包括在图2A的片上系统（SoC)中的主机接口的例子的框 图。
[0010] 图3是示出了具有可以与一个或两个根复合体一起使用的双物理接口（双PHY) 的主机接口的例子的框图。
[0011] 图4是示出了经由x8PCIe链路与PCIe卡相通信的主机系统的例子的框图。
[0012] 图5是示出了具有可以与一个或两个根复合体一起使用的双PHY和四PHY的组合 的主机接口的例子的框图。
【具体实施方式】
[0013] 虽然描述了本发明的某些实施例，但是这些实施例仅通过示例的方式来表示，而 不旨在限制本发明的范围。实际上，本文描述的新颖的方法和系统可以用各种各样的其它 形式来体现。此外，可以在不背离本发明的精神的情况下，对本文中所描述的方法和系统的 形式进行各种省略、替代和改变。
[0014]
[0015] 如上所述，快速外围部件互连（PCIe)兼容设备可以以各种各样的大小和形式出 现。此外，PCIe标准可以与包括固态驱动器和显卡的各种各样类型的设备一起使用。一般 情况下，PCIe兼容设备与多个专用部件一起出现。然而，尽管是专用的，许多PCIe兼容设 备仍然可以共享相似类型的部件。例如，多个PCIe兼容设备可以包括主机接口，其被设计 为有助于主机系统经由一个或多个根复合体与PCIe设备之间的通信。虽然一些PCIe兼容 设备共享部件类型，但是因为子部件可能是专用的并且不实现使用的灵活性，所以单独地 设计每个部件。
[0016] 本公开内容的一些实施例涉及主机接口设计，其提供用于与各种各样的PCIe兼 容设备一起使用的灵活性，所述各种各样的PCIe兼容设备可以具有不同数量的相关联的 根复合体。在一些实施例中，灵活的主机接口可以减少与PCIe设备相关联的一项或多项成 本。在一些情况下，尽管增加了主机接口的灵活性，仍然可以实现该降低的成本。
[0017] 本文中提出的一些实施例利用不同大小的物理接口（PHY)，以及在一些情况下的 不同大小的PCIe核，从而使得主机接口能够与各种各样的系统和PCIe拓扑结构一起使用。 例如，在不重新设计针对每个主机的主机接口的情况下，本文中描述的一些实施例可以与 具有一个、两个或更多个根复合体的主机设备一起使用。本文中公开的PHY可以包括PCIe PHY〇
[0018] 尽管为了简化讨论，本公开内容围绕PCIe来描述，但是本公开内容不限于此。例 如，本公开内容可以与包括高速串行接口的任何类型的串行接口一起使用。此外，本公开内 容可以与包括串行接口以及一个或多个处理核的任何类型的设备和/或卡一起使用。
[0019] 系统综沐
[0020] 图1A是示出了经由x4PCIe链路与存储设备104相通信的主机系统102的例子的 框图。在一个实施例中，存储设备104可以是SSD、硬盘驱动器、混合盘驱动器、或任何其它 数据存储设备。主机系统102可以包括可以与存储设备进行通信的任何计算设备。如所示 出的，主机系统102可以包括根复合体106,其通过与存储设备104的片上系统（SoC) 108 进行通信来与存储设备进行通信。根复合体106可以包括可以通过例如代表进程生成交易 请求来有助于处理存储器访问命令的任何系统。存储设备104可以包括任何类型的存储介 质，其可以包括一个或多个非易失性固态存储器阵列160 (在图1B中示出）。在一些实施例 中，取代或除了固态存储器之外，可以使用诸如旋转磁介质的其它类型的介质。SoC 108可 以包括用于与存储设备104和非易失性固态存储器阵列160进行交互的一个或多个部件。
[0021] 在图1B中示出了存储设备104和SoC 108的进一步的细节，图1B是示出了与存 储设备104相通信的主机系统102的更详细的例子的框图。如图1B中所示，主机系统102 除了根复合体106之外可以包括处理器132。处理器可以发出存储器访问命令，以及处理 去向/来自存储设备104的数据业务。在一些情况下，根复合体106可以通过允许处理器 132将对存储器访问请求的至少部分处理卸载到根复合体106来充当中介。虽然被示作两 个单独的部件，但是在一些情况下，根复合体106可以被包括作为处理器132的一部分。
[0022] 如前所述，存储设备104可以包括多个非易失性固态存储器阵列160。所述阵列可 以包括，例如，闪速集成电路、硫属化合物RAM(C-RAM)、相变存储器（PC-RAM或PRAM)、可编 程金属化单元RAM(PMC-RAM或PMCm)、相变化记忆体（0UM)、电阻RAM(RRAM)、NAND存储器、 N0R存储器、EEPR0M、铁电存储器（FeRAM)或其它分立的NVM芯片。如本领域中已知的，固 态存储设备可以被物理地划分成块、页和扇区。可以另外地或替代地使用其它形式的存储 (例如，电池备用的易失性DRAM或SRAM设备、磁盘驱动器等）。
[0023] 存储设备104可以包括连接器112,其将信号从根复合体106传送到SoC 108,并 且反之亦然。连接器112可以是物理连接器，例如PCIe连接器或差分输入/输出连接器。 信号可以包括存储器访问命令和数据二者。
[0024] 在一些情况下，SoC 108可以起控制器的作用。SoC 108可以包括至少一个主机接 口 110和存储器控制器114。虽然未示出，但是SoC 108可以包括有助于对非易失性固态存 储器阵列160进行管理和访问的另外的部件。例如，SoC 108可以包括纠错码（ECC)系统。
[0025] 主机接口 110可以包括用于经由连接器112从根复合体106接收信号、并且对所 述信号进行准备用于由存储器控制器114来处理的任何系统。这些信号可以包括用于存储 在非易失性固态存储器阵列160中的存储器访问命令和数据。此外，主机接口 110可以被配 置为处理从存储器控制器114接收到的信号，用于提供给根复合体106。在一些情况下，主 机接口可以包括主机处理器116。主机处理器116可以包括能够有助于对在主机接口 110 处接收的信号进行处理的任何系统。下面关于图1C描述关于主机接口 110的更多细节。
[0026] 存储器控制器114可以包括用于与非易失性固态存储器阵列160进行通信的任何 系统。存储器控制器114可以响应于从主机接口 110接收到的存储器访问命令来访问非易 失性固态存储器阵列160。此外，存储器控制器114可以执行存储器管理命令，例如垃圾收 集和磨损均衡。在一些实施例中，存储器控制器114可以包括用于执行存储器管理和存储 器访问命令中的一些或全部的处理器120。
[0027] 图1C是示出了图1B中所示的主机接口 110的更详细的例子的框图。主机接口 110,除了在图1B中所示的主机处理器116之外，还可以包括四PHY 140和x4PCIe核142。 四PHY 140是能够支持四个通道的PHY。四PHY的每个引脚可以和与连接器112中的连接 器112A-112D相关联的PCIe通道进行通信。如图1C中所示，连接器112中的每个连接器 112A-112D可以是包括两个差分信令对（例如，E10/11和E13/14，E19/20和E22/23等）的 通道。所述差分信令对中的一对可以被用来发送数据和/或命令，以及所述差分信令对中 的一对可以被用来接收数据和/或命令。虽然示出了四个连接器112A-112D和单个四PHY 140,但是连接器的数量和四PHY的数量可能不同。例如，主机接口 110可以包括两个四PHY， 对于总数为八个的连接器，其中每个四PHY与四个连接器相通信。
[0028] 四PHY 140可以包括任何类型的物理接口，所述任何类型的物理接口被配置为： 从连接器112接收信号，并且在将信号提供给PCIe核142之前执行多个信号处理操作。例 如，四PHY 140可以进行整形、再生、滤波、或执行其它信号处理功能。此外，四PHY 140可 以更改所接收的信号的频率。在一些情况下，四PHY 140可以接受串行信号，并且将其转变 成并行信号。例如，四PHY 140可以接受高速串行数据流，并且将其转变成低速并行流。在 该信号已经被处理时，四PHY 140可以将该信号提供给PCIe核142。
[0029] 在一些实施例中，该信号可以被修改以匹配诸如由Intel?发布的PCI快速的PHY 接口（PIPE)的工业标准。有利地，通过实现该PIPE标准，由不同制造商开发的PHY和PCIe 核可以被配置为相互起作用。在一些情况下，PIPE标准可以由四PHY 140和PCIe核142来 实现。然而，在其它情况下，可以使用诸如PIPE 144的中介来对发送到四PHY 1