试信号而输出数据输入信号和测试模式集中的至少一个。
[0031]观察测试点使能信号在IC设计300的结构测试期间处于逻辑高的状态。当扫描使能信号在IC设计300的移位操作期间处于逻辑高的状态时，测试模式集在第一扫描触发器302的输出端子处输出。当扫描使能信号在IC 300的捕获操作期间处于逻辑低的状态时，数据输入信号和测试模式集中的至少一个基于观察测试信号的逻辑状态而在第一扫描触发器302的输出端子输出。
[0032]在本发明的一种实施例中，观察测试信号在IC设计300没有故障(S卩，IC设计300是好的电路设计)时处于逻辑高的状态，并且在IC设计300有故障(即，IC设计300是坏的电路设计)时处于逻辑低的状态。当观察测试信号处于逻辑低的状态时，第一扫描触发器302输出数据输入信号，表示有故障的IC设计300。当观察测试信号处于逻辑高的状态时，第一扫描触发器302输出测试模式集,表TK没有故障的IC设计300。在本发明的另一种实施例中，观察测试信号在IC设计300没有故障时处于逻辑低的状态，并且在IC设计300有故障时处于逻辑高的状态。当观察测试信号处于逻辑高的状态时，第一扫描触发器302输出测试模式集，表示有故障的IC设计300。当观察测试信号处于逻辑低的状态时，第一扫描触发器302输出数据输入信号，表示没有故障的IC设计300。因而，如果数据输入信号和测试模式集处于不同的逻辑状态，则有故障的IC设计300能够被检测到。由于观察测试信号覆盖所有观察测试点，因而通过使用扫描路径的现有的第一扫描触发器302来满足IC设计300所需要的故障覆盖率，由此降低IC设计300的生产成本、面积开销和功能时序影响。在本发明的另一种实施例中，使用IC设计300制作的可测试的IC(未示出)能够使用扫描测试和内建自测试(BIST)机制中的至少一个来成功测试。
[0033]图4示出了根据本发明的一种实施例的另一个示例性IC设计400的示意性框图。EDA工具200被用来修改用于增大IC设计400的故障覆盖率的IC设计400。IC设计400包含与IC设计400的第一逻辑元件集(未示出)的输出对应的第一观察测试点集(未示出)、IC设计400的扫描路径的第一扫描触发器402、测试扫描触发器404、管线扫描触发器406、第一及第二 OR门408和410。在本发明的一种实施例中，测试和管线扫描触发器404和406是扫描路径的一部分。测试扫描触发器404具有用于接收测试模式集的扫描输入端子、用于接收外部生成的使能信号的扫描使能输入端子、与其输出端子连接用于接收数据输入信号的数据输入端子，以及用于接收时钟信号的时钟端子。管线扫描触发器406具有用于接收数据输入信号的数据输入端子、用于接收测试模式集的扫描输入端子、用于接收使能信号的扫描使能输入端子，以及用于接收时钟信号的时钟端子。管线扫描触发器406的输出端子输出管线扫描使能信号。第一 OR门408具有与测试扫描触发器404的输出端子连接用于接收数据输入信号的第一输入端子，用于接收使能信号的第二输入端子，以及用于输出测试控制信号的输出端子。第二 OR门410具有用于接收使能信号的第一输入端子，与管线扫描触发器406的输出端子连接用于接收管线扫描使能信号的第二输入端子，以及用于输出扫描使能信号的输出端子。
[0034]在操作中，处理器206识别出与第一观察测试点集对应的第一扫描触发器402，并且将复用器412插入第一观察测试点集与第一扫描触发器402之间。第一观察测试点集生成第一测试信号集。处理器206将OR门408的输出端子连接至复用器412的选择输入端子，用于提供测试控制信号。处理器206将第一观察测试点集连接至复用器412的第一输入端子，用于提供观察测试信号。处理器206接收来自ATPG和PRPG中的至少一个的测试模式集，并且将测试模式集提供给复用器412的第二输入端子。复用器412的输出端子基于测试控制信号的逻辑状态而输出第一测试信号集和测试模式集中的至少一个。处理器206将复用器412的输出端子连接至第一扫描触发器402的扫描输入端子，用于给其提供第一测试信号集和测试模式集中的至少一个。处理器206将数据输入信号提供给第一扫描触发器402的数据输入端子。处理器206将第二 OR门410的输出端子连接至第一扫描触发器402的扫描使能输入端子，用于提供扫描使能信号。第一扫描触发器402的时钟输入端子接收时钟信号。第一扫描触发器402的输出端子基于测试控制信号的逻辑状态而输出第一测试信号集和测试模式集中的至少一个。
[0035]当使能信号在IC设计400的移位操作期间处于逻辑高的状态时，第一 OR门408和第二 OR门410的输出端子分别生成逻辑高的测试控制和扫描使能信号。复用器412在其选择输入端子处接收逻辑高测试控制信号，并且将测试模式集输出到第一扫描触发器402的扫描输入端子。因此，当测试控制和扫描使能信号处于逻辑高的状态时，第一扫描触发器402在其输出端子输出测试模式集。
[0036]在IC 400的操作的功能模式期间，使能信号处于逻辑低的状态。管线扫描使能信号在捕获操作期间至少处于逻辑高或逻辑低的状态。在本发明的一种实施例中，当管线扫描使能信号在捕获操作期间处于逻辑高的状态时，扫描使能信号生成于第二 OR门410的输出端子，处于逻辑高的状态。因此，第一测试信号集和测试模式集中的至少一个基于测试控制信号的逻辑状态而在第一扫描触发器402的输出端子输出。如果测试控制信号被生成为逻辑低的状态，则复用器412将第一测试信号集输出到第一扫描触发器402的扫描输入端子。如果测试控制信号被生成为逻辑高的状态，则复用器412将测试模式集输出到第一扫描触发器402的扫描输入端子。在本发明的另一种实施例中，当管线扫描使能信号在捕获操作期间处于逻辑低的状态时，扫描使能信号在第二 OR门410的输出端子处被生成为逻辑低的状态。因此，第一扫描触发器402在其输出端子输出数据输入信号。此外，第一扫描触发器404、测试扫描触发器404和管线扫描触发器406是IC设计400的扫描路径的一部分。因而，没有对IC设计400添加额外的触发器，并且因此IC设计400的结构测试没有招致额外的生产成本和面积开销。在本发明的另一种实施例中，使用IC设计400制作的可测试的IC(未示出)能够使用扫描测试和内建自测试(BIST)机制中的至少一个来成功地测试。
[0037]图5示出了根据本发明的一种实施例的可测试的IC 500的示意性框图。可测试的IC 500包含与可测试的IC 500的第一逻辑元件集(未示出)的输出对应的第一观察测试点集(A-H)、可测试的IC 500的扫描路径(未不出)的第一扫描触发器502、第一至第三XOR门(504-508)、复用器510、AND门512和OR门514。EDA工具200被用来修改用于在可测试的IC 500的设计阶段期间增大其故障覆盖率的IC500。EDA工具200将第一至第三XOR门(504-508)、复用器510、AND门512和OR门514插入第一观察测试点集与第一扫描触发器502之间。可测试的IC 500基于改进的IC设计500来制造。第一 XOR门504的第一至第四输入端子分别连接至观察测试点A、B、C和D。第一 XOR门504的输出端子输出第一测试信号。第二 XOR门506的第一至第四输入端子分别连接至观察测试点E、F、G和
H。第二 XOR门506的输出端子输出第二测试信号。第三XOR门508具有与第一 XOR门504的输出端子连接用于接收第一测试信号的第一输入端子，与第二 XOR门506的输出端子连接用于接收第二测试信号的第二输入端子，以及用于输出观察测试信号的输出端子。复用器510具有用于接收外部测试控制信号的选择输入端子，与第三XOR门508的输出端子连接用于接收观察测试信号的第一输入端子，以及用于接收测试模式集的第二输入端子。在一个实例中，当可测试的IC 500由ATE(未示出)进行结构测试时，测试模式集由ATPG或PRPG(未示出)生成。在另一个实例中，当BIST被调用时，测试模式集由可测试的IC 500在内部生成。复用器510的输出端子基于测试控制信号的逻辑状态而输出测试模式集和观察测试信号中的至少一个。
[0038]AND门512具有与第三XOR门508的输出端子连接用于接收观察测试信号的第一输入端子，用于接收外部观察测试点使能信号的第二输入端子，以及用于输出观察测试信号的输出端子。OR门514具有与AND门512的输出端子连接用于接收观察测试信号的第一输入端子，用于接收外部扫描使能信号的第二输入端子，以及用于输出观察测试信号的输出端子。第一扫描触发器502的数据输入端子接收数据输入信号。第一扫描触发器502的扫描输入端子连接至复用器510的输出端子，用于接收测试模式集和观察测试信号中的至少一个。第一扫描触发器502的扫描使能输入端子连接至OR门514的输出端子，用于接收观察测试信号。第一扫描触发器502的输出端子输出数据输入信号、测试集和观察测试信号中的至少一个。
[0039]在操作中，观察测试点使能信号在可测试的IC 500的结构测试期间处于逻辑高的状态。当扫描使能信号在可测试的IC 500的移位操作期间处于逻辑高的状态时，测试模式集和观察测试信号中的至少一个基于测试控制信号的逻辑状态而在第一扫描触发器502的输出端子输出。当扫描使能信号在可测试的IC 500的捕获操作期间处于逻辑低的状态时，数据输入信号和测试模式集中的至少一个基于观察测试信号的逻辑状态而在第一扫描触发器502的输出端子输出。如果测试控制信号处于逻辑低的状态，则复用器510将观察测试信号输出到第一扫描