电源灯的状态。
[0044]或者，又如，在根据本发明实施例的电子设备中，所述通用输入/输出引脚可以为时序控制通用输入/输出引脚。
[0045]并且，更优选地，所述时序控制通用输入/输出引脚可以共用所述第一逻辑器件或所述第二逻辑器件中的输入引脚。
[0046]例如，如果时序控制为当第一信号为高且第二信号为高时，输出为高，则时序控制通用输入引脚可以共用与门的输入引脚。或者，如果时序控制为当第一信号为高时，输出为低，则时序控制通用输入引脚可以共用非门的输入引脚。当然，本发明并不仅限于此。根据具体的时序控制，可以具体地配置共用何种逻辑器件的输入引脚。
[0047]接下来，将参照图2描述根据本发明的实施例的电子设备中的第一芯片的一种具体示例。
[0048]在该示例中，第一芯片共包括14种类型的引脚。具体来讲，如图2所示，第I引脚为电源引脚，其向该芯片提供工作电压。
[0049]第2引脚、第4引脚、和第12引脚为与门输入引脚，用于接收与门的输入。第14引脚为与门输出引脚，用于提供与门的输出。在该示例中，提供了与门三个输入引脚和一个与门输出引脚，从而可以满足三个与门输入设计。
[0050]第5引脚和第10引脚为比较器输入引脚，用于接收比较器的比较输入。第3引脚为比较器输出引脚，用于提供比较输入的比较结果作为比较输出。
[0051]第7引脚为非门输入引脚，用于接收非门输入。第6引脚为非门输出引脚，用于提供非门输出。
[0052]第8引脚为接地引脚，用于将第一芯片接地。
[0053]第9引脚为缓冲器(Buffer)输入引脚，用于接收缓冲器输入。第11引脚为Buffer输出引脚，用于提供缓冲器输出。
[0054]第13引脚为PffM输出引脚。
[0055]在该示例中，此颗芯片设计了与门三个输入管脚，一个与门输出，可以满足三个与门输入设计。另外，在该芯片中，集成设计了比较器、非门、buffer等逻辑器件，通过这些逻辑器件，可以涵盖笔记本设计的许多类型。并且，在该芯片中，设计了一个PWM GP1引脚控制，可以缓解EC GP1引脚不足。
[0056]当然，图2中所示的具体引脚排列仅为示例，本发明并不仅限于此。本领域的技术人员可以理解，根据实际的设计需求，任何其他的引脚排列也是可能的。例如，第一芯片中也不一定包括与门、非门、比较器、缓冲器中的所有逻辑器件。或者，第一芯片也可以包括与门、非门、比较器、缓冲器之外的其他逻辑器件。
[0057]然后，将参照图3描述根据本发明的实施例的电子设备中的第一芯片的内部功能框图的一种具体示例。图3示出了根据本发明的实施例的电子设备中的第一芯片的内部功能框图。如图3所示，该芯片包括三个与门输入引脚AND_IN1、AND_IN2以及AND_IN3、与门输出弓丨脚AND_0UT、与门、缓冲器输入弓I脚BUF_IN、缓冲器输出弓丨脚BUF_0UT、缓冲器、非门输入引脚I NV_ IN、非门输出引脚I NV_0UT、非门、比较器输出引脚ACMP_ IN+以及ACMP_ I N-、比较器、延时器、数模转换器、比较器输出引脚ACMP_0UT、振荡器、脉宽调制发生器以及脉宽调制输出引脚等。其中，三个与门输入引脚AND_IN1、AND_IN2以及AND_IN3，该三个与门输入引脚连接到与门输入端，并且将与门的输出连接到与门输出引脚AND_0UT。缓冲器输入弓I脚BUF_IN连接到缓冲器输入端，并且将缓冲器的输出连接到缓冲器输出弓I脚BUF_0UT。非门输入弓I脚INV_IN连接到非门输入端，并且将非门的输出连接到非门输出引脚INV_0UT。两个比较器输出引脚ACMP_IN+以及ACMP_IN-连接到比较器的输入端，并且将比较器的输出连接到延时器，然后经过数模转换器输出到比较器输出引脚ACMP_0UT。脉宽调制发生器连接到振荡器输入端，振荡器的输出连接到分频器，然后经过反相器输出到脉宽调制输出引脚PWM_0UT。
[0058]在本说明书中提及的各逻辑器件仅为示例，本领域的技术人员应该理解，只要遵循本发明的总的构思，即:将电子设备中原本分散的逻辑器件和功能集成起来，形成一颗集成定制化的芯片，以便减小设备尺寸，任何其他种类的逻辑器件都可以适当地应用于本发明，并取得与本发明相同的技术效果。
[0059]迄今为止，已经参照附图详细描述了根据本发明实施例的电子设备。在根据本发明实施例的电子设备中，通过将多个逻辑器件集成在同一个芯片中，与将多个逻辑器件分别连接在主板的不同位置的情况相比，可以节省重复的封装并且省掉一些重复的引脚，从而能够缩小设备的尺寸。另外，通过将PffMGP1控制逻辑集成进入，可以缓解目前嵌入式控制器中GP1引脚不够用的情况。并且，通过将多种逻辑器件集成在同一个芯片中，可以使用相同厂商、相同规格的元器件来制造逻辑器件，从而可以有效地减少元器件之间的损耗，进一步降低设备功耗，并实现多功能逻辑控制。
[0060]需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0061]最后，还需要说明的是，上述一系列处理不仅包括以这里所述的顺序按时间序列执行的处理，而且包括并行或分别地、而不是按时间顺序执行的处理。
[0062]通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的硬件平台的方式来实现，当然也可以全部通过软件来实施。基于这样的理解，本发明的技术方案对【背景技术】做出贡献的全部或者部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如R0M/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
[0063]以上对本发明进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
【主权项】
1.一种电子设备，包括: 主板， 第一芯片，连接在所述主板上，包括:电源引脚、接地引脚和使能引脚； 第一逻辑器件，集成在所述第一芯片中，用于执行第一逻辑功能； 第二逻辑器件，集成在所述第一芯片中，用于执行第二逻辑功能； 其中所述第一逻辑器件和所述第二逻辑器件共用所述第一芯片中的电源引脚、接地引脚、使能引脚中的一个或多个。2.根据权利要求1所述的电子设备，进一步包括: 第三逻辑器件，集成在所述第一芯片中，用于执行第三逻辑功能； 第四逻辑器件，集成在所述第一芯片中，用于执行第四逻辑功能。3.根据权利要求2所述的电子设备，其中所述第一逻辑器件、所述第二逻辑器件、所述第三逻辑器件和所述第四逻辑器件为以下逻辑器件中的任意一种:与门、非门、比较器和缓冲器，并且其数量为一个或多个。4.根据权利要求1所述的电子设备，进一步包括: 通用输入/输出引脚，集成在所述第一芯片中。5.根据权利要求4所述的电子设备，其中所述通用输入/输出引脚为脉宽调制通用输入/输出引脚。6.根据权利要求4所述的电子设备，其中所述通用输入/输出引脚为时序控制通用输入/输出引脚。7.根据权利要求6所述的电子设备，其中时序控制通用输入/输出引脚共用所述第一逻辑器件或所述第二逻辑器件中的输入引脚。8.根据权利要求2所述的电子设备，其中所述第一芯片中还集成脉宽调制发生器。9.根据权利要求2所述的电子设备，其中所述第一芯片中还集成延时器。10.根据权利要求2所述的电子设备，其中所述第一芯片中还集成振荡器。
【专利摘要】公开了一种电子设备，包括：主板，第一芯片，连接在所述主板上，包括：电源引脚、接地引脚和使能引脚；第一逻辑器件，集成在所述第一芯片中，用于执行第一逻辑功能；第二逻辑器件，集成在所述第一芯片中，用于执行第二逻辑功能；其中所述第一逻辑器件和所述第二逻辑器件共用所述第一芯片中的电源引脚、接地引脚、使能引脚中的一个或多个。
【IPC分类】G06F1/16
【公开号】CN105676957
【申请号】CN201511021169
【发明人】卫文斌, 侯俊捷
【申请人】联想(北京)有限公司
【公开日】2016年6月15日
【申请日】2015年12月30日