基器件 112、电阻113、电阻114、电容115组成。并行A/D转换器111的型号是8位并行A/D转换器 ADC0841。比例值计算单元100的实施例2与比例值计算单元100的实施例1的不同之处在于， 由555时基器件112、电阻113、电阻114、电容115组成振荡器，振荡器输出的周期脉冲连接至 A/D转换器111的启动转换输入端WR，每一个脉冲启动一次A/D转换，使A/D转换器111工作在 自动连续转换模式。比例值计算单元100的实施例2的其他部分与比例值计算单元100的实 施例相同，两个输入电压Ul、U2间的比例值为
[0039]比例值计算单元100的实施例3如图4所示，由并行A/D转换器121、555时基器件 122、电阻123、电阻124、电容125组成。并行A/D转换器121的型号是12位并行A/D转换器 AD7492AD7492的模拟电压输入端为VIN，参考电压输入端为REF IN，12位并行数据输出端 为DB11~DB0JD7492的⑶NVST为启动转换输入端，其下降沿启动A/D转换。555时基器件 122、电阻123、电阻124、电容125组成振荡器，振荡器输出的周期脉冲连接至A/D转换器121 的启动转换输入端C0NVST，每一个脉冲启动一次A/D转换，使A/D转换器121工作在自动连续 转换模式。
[0040] AD7492的输出使能端RD、片选端CS、休眠模式选择端PS/FS、数字地DGND、模拟地 AGND连接至公共地，AD7492的模拟电源端AVDD、数字电源端DVDD连接至正电源+VDD。AD7492 的输出使能端RD输入低电平时，其数据输出端DB11~DB0维持输出有效。当AD7492每一次转 换结束后，自动将结果从数据输出端DB11~DB0输出。
[0041 ]比例值计算单元100的实施例3中，Z为数据输出端DB11~DB0输出的zll~zO,其最 大值Zmax为4095。则有
即两个输入电压U1、U2间的比例值为
[0042J所还比例值计算早兀100中并行A/D转换器参考电压输入端允许输入的参考电压 范围要比连接到比例值计算单元100分母电压输入端VIN2的输入电压U2范围宽。
[0043]除上述3个实施例中并行A/D转换器所采用的自动连续转换模式外，当所选择的并 行A/D转换器能够通过设置工作在自动连续转换模式时，优选通过设置方式使并行A/D转换 器工作在自动连续转换模式。
[0044]模拟结果输出单元200的核心是并行D/A转换器，设有数字比例值输入端DB IN、比 例因子电压输入端VIN3和模拟电压比例值输出端V0UT。所述数字比例值输入端DB IN连接 至比例值计算单元100的数字比例值输出端DB OUT。
[0045]所述并行D/A转换器具有并行数据输入端、基准电压输入端和转换电压输出端。所 述并行数据输入端为模拟结果输出单元200的数字比例值输入端DB IN，基准电压输入端为 模拟结果输出单元200的比例因子电压输入端VIN3,转换电压输出端为模拟结果输出单元 200的模拟电压比例值输出端V0UT。
[0046]模拟结果输出单元200的实施例1如图5所示，由并行D/A转换器201组成，并行D/A 转换器201的型号是8位并行D/A转换器AD533(LAD5330的并行数据输入端为DB7~DB0,基准 电压输入端为VREF，转换电压输出端为V0UT。
[0047] AD5330的缓冲器开关控制端BUF、输出比例控制端GAIN、输入寄存器控制端WR、DAC 寄存器控制端LDAC、片选端CS、地端GND连接至公共地，AD5330的清零端CLR、低功耗控制端 PD、电源端VDD连接至正电源+VDDJD5330的输入寄存器控制端WR和DAC寄存器控制端LDAC 输入低电平时，处于直接D/A转换状态，不考虑转换延迟时，转换电压输出端V0UT实时反映 并行数据输入端DB7~DB0的数据转换结果。
[0048] 设连接至比例因子电压输入端VIN3的电压是UK，模拟电压比例值输出端V0UT输出 的电压是U0,并行数据输入端DB7~DB0输入的数据为Z，即8位的Z7~zO,其最大值Zmaxl为 255.?丨丨有
[0049] 显然，如果模拟结果输出单元200采用其实施例1，则比例值计算单元100采用实施 例1或者实施例2时，Zmaxl与Zmax相等。如果模拟结果输出单元200采用其实施例1，比例值 计算单元100采用其实施例3时，要使Zmaxl与Zmax相等，则应该选择比例值计算单元100实 施例3的数字比例值输出端DB OUT输出端输出的12位数据中的高8位作为模拟结果输出单 元200实施例1的数字比例值输入端DB IN信号。
[0050] 模拟结果输出单元200的实施例2如图6所示，由并行D/A转换器211组成，并行D/A 转换器211的型号是12位并行D/A转换器AD534(LAD5340的并行数据输入端为DB11~DB0,基 准电压输入端为VREF，转换电压输出端为V0UT。
[0051 ] AD5340的缓冲器开关控制端BUF、输出比例控制端GAIN、输入寄存器控制端WR、DAC 寄存器控制端LDAC、片选端CS、地端GND连接至公共地，AD5340的清零端CLR、低功耗控制端 PD、电源端VDD连接至正电源+VDDJD5340的输入寄存器控制端WR和DAC寄存器控制端LDAC 输入低电平时，处于直接D/A转换状态，不考虑转换延迟时，转换电压输出端V0UT实时反映 并行数据输入端DB11~DBO的数据转换结果。
[0052] 设连接至比例因子电压输入端VIN3的电压是UK，模拟电压比例值输出端V0UT输出 的电压是U0,并行数据输入端DB11~DB0输入的数据为Z，即12位的zll~zO,其最大值Zmaxl 为4095,则有
[0053] 显然，如果模拟结果输出单元200采用其实施例2,则比例值计算单元100采用实施 例3时，Zmaxl与Zmax相等。如果模拟结果输出单元200采用其实施例2,比例值计算单元100 采用其实施例1或者实施例2时，要使Zmaxl与Zmax相等，则应该将比例值计算单元100的8位 数字比例值数据连接至模拟结果输出单元200的12位数字比例值输入端中的高8位，模拟结 果输出单元200的12位数字比例值输入端中的低4位连接至公共地。
[0054] 所述比例值计算单元100的3个实施例和模拟结果输出单元200的2个实施例中，数 字比例值输出端DB OUT和数字比例值输入端DB IN的数据均为二进制数据。所述分子电压 输入端VIN1的电压U1与分母电压输入端VIN2的电压U2均为正电压，且U1小于等于U2。
[0055] 四象限调整及排序单元300由电压大小排序电路301和绝对值及符号电路302组 成。
[0056]电压大小排序电路301的作用是对待求比例值的两个正输入电压，即第一输入绝 对值电压UA、第二输入绝对值电压UB的幅值大小进行比较，将其中幅值较大的电压作为分 母电压输入端VIN2的电压U2、幅值较小的电压作为分子电压输入端VIN1的电压U1连接至比 例值计算单元100，同时将比较结果以开关量的形式输出。
[0057]电压大小排序电路301实施例如图8所示，由双通道双路模拟开关311、比较器312 组成。双通道双路模拟开关311选择双4选一的多路模拟开关⑶4052。
[0058]比较器312对第一输入绝对值电压UA、第二输入绝对值电压UB的幅值大小进行比 较，大小开关信号SW1的作用一是作为比较结果以开关量的形式输出，作用二是连接至 ⑶4052的通道选择端A。⑶4052的通道选择端B、使能输入端INH、数字地VSS、模拟地VEE连接 至公共地，⑶4052的VDD连接至正电源+VDD。
[0059] UA>UB时，大小开关信号SW1输出低电平;CD4052的输出X选择连通X0,输出Y选择连 通Y0，即 U1 =X=X0=UB，U2=Y=Y0=UA;满足 U1〈U2。
[0060] UA〈UB时，大小开关信号SW1输出高电平;CD4052的输出X选择连通XI，输出Y选择连 通Yl，g卩 Ul=X=Xl=UA，U2=Y=Yl=UBd^MUl〈U2。
[0061] 大小开关信号SW1作为比较结果以开关量的形式输出，其开关量的形式除前述的 高、低电平外，还可以在大小开关信号SW1之后增加集电极开路的NPN三极管、集电极开路的 PNP三极管、继电器等多种形式的常规电路，得到以常开、常闭开关等形式输出的开关量。 [0062]绝对值及符号电路302的作用是，将第一输入电压UX转换成第一输入绝对值电压 UA、第二输入电压UY转换成第二输入绝对值电压UB输出至电压大小排序电路301;根据第一 输入电压UX与第二输入电压UY的极性，以开关量的形式输出两个输入电压间的比例值符号 信号SW2。
[0063] 绝对值