专利名称：低耗散倒相电路的制作方法
技术领域：
本发明涉及低耗散倒相电路，尤其是涉及具有充电恢复功能的倒相电路。
近来对大规模半导体集成电路的设计通常是基于使用时钟信号的集成电路的同步操作。其趋势是用于传输时钟信号的时钟信号线具有较大的寄生电容。为此，由时钟信号线路的充电/放电所消耗的电能可高到几个瓦。
另一方面，所公知的半导体集成电路在逻辑电路中具有低阈值的MOS晶体管用于高速的控制电路，低-阈值晶体管通常会产生大的透过电路的问题。为了降低流过低-阈值MOS晶体管的透过电流，其建议是半导体集成电路具有四个电源线路(包括全局/局部电源线及全局/局部地线)。设置在全局线路和局部线路之间或全局地线和局部地线之间的高阈值晶体管在半导体集成电路的休眠模式(sleep mode)期间分别将局部电源线和局部地线与全局电源线和全局地线相隔离，以降低电能的消耗。
然而，在所建议的结构中，高-阈值MOS晶体管具有较大的栅极宽度，其可达到几十个毫米，例如可达到设置在逻辑电路中的全部MOS晶体管的总栅极宽度的10％到30％。事实上，较大的栅极宽度的MOS晶体管会消耗较大的电能，从而限制了节电的量。
在任何的情况下，对半导体集成电路而言，节约能量是最重要的目的。对于半导体集成电路中的能量的节约，本发明提供了一种低耗散的倒相电路，因为倒相电路是用在半导体集成电路中的用于驱动大-电容负载的最基本的电路块。
参考
图1，其示出了传统的倒相电路，第一倒相电路部分21和第二倒相电路部分22被级联。倒相电路接收从输入端13提供的输入信号IN，通过各个输出端15和16输出一对补偿信号，包括非-倒相输出信号OUT和倒相输出信号OUTB。
在图1的倒相电路中，假设第一中情况是被提供到输入端13的输入信号IN从低电平上升到高电平。倒相电路的原始状态是假设输入端13和非倒相输出端15为低电平。其中假设倒相输出端16处于高电平。在输入信号上升到高电平后，在第一倒相部分21中的nMOSFET MNC1和pMOSFETMPC1被分别接通和断开，从而被存储在倒相输出端16和第二倒相部分22上的输出节点上的电荷被通过nMOSFET MNC1进行放电。因此，输出端16和第二倒相部分22的输入节点的电势从高电平下降到低电平，从而pMOSFETMPC2和nMOSFET MNC2被分别接通和断开。因此，输出端15被假设从VDD电源线12提供高电平的电荷。在如上所述的操作中，存储到倒相输出端16和第二倒相部分22的输入节点上的电荷被放电到地线，由此用于充电非-倒相输出端15的电荷被从VDD电源线12进行提供。
假设输入信号在第二种情况下从高电平下降到低电平，每个端上的原始电势被倒相到第一种情况中的状态。在输入信号IN下降到低电平后，在第一倒相部分1中的pMOSFET MPC1和nMOSFET MNC1被分别接通和断开，由此倒相输出端16和第二倒相部分22的输入被通过pMOSFET MPC1从VDD电源线12提供给电荷以保证高电平，由此第二倒相部分22中的nMOSFETMNC2和pMOSFET MPC2被分别接通和断开。因此，存储在非-倒相输出端15上的电荷被通过nMOSFET MNC2放电到地线11以保证低电平。在第二种情况的操作中，用于充电倒相输出端16和第二倒相部分22的输入节点的电荷被从VDD电源线12进行提供，由此存储在非-倒相输出端15上的电荷被放电到地线11。
在传统的倒相电路中，用于升高倒相电路的内部节点和输出端的电势的电荷被从电源线进行提供，由此所有存储在内部节点和输出端上的电荷被放电到地线，不会被重复使用。
本发明的一个目的是提供一种低耗散的倒相电路，其能够重复使用存储在倒相电路的输出端和内部节点上的电荷。
本发明所提供的倒相电路包含用于分别接收一对补偿输入信号的非倒相输入信号和倒相输入信号的第一和第二输入端；用于通过第一和第二输入端接收输入补偿信号以产生一对包括非倒相输出信号和倒相输出信号的倒相块；用于分别输出非倒相输出信号和倒相输出信号的第一和第二输出端；第一整流器，当倒相输入信号处于高电平时被接通，用于保证电流从第一输出端流到第二输出端；及第二整流器部分，当非倒相输入信号处于高电平时被接通，用于保证电流从第二输出部分流到第一输出端。
根据本发明的倒相电路，存储在输出端的较高电势端的电荷在信号倒相的每一级的输出端的低电势侧上可被重新使用，从而可降低在倒相电路中的能量耗散。
通过下面结合相应附图的详细描述会对本发明的上述的和其他的目的和优点有更清楚的了解。
图1为传统的倒相电路的电路图；图2为根据本发明的典型实施例的倒相电路的电路图；图3为根据本发明的第一实施例的倒相电路的电路图；图4为用于模拟第一实施例的倒相电路的实际实例的电路图；图5为通过模拟图4的倒相电路所获得的时序表；图6为根据本发明的第二实施例的倒相电路的电路图；图7为根据本发明的第三实施例的倒相电路的电路图。
现在，通过参考本发明的相应的附图对本发明的最佳实施例进行详细的描述，其中用相同的标号表示类似的构成部件。
参考图2，其示出了根据本发明的示范原则的倒相电路。倒相电路设置在VDD电源线12和构成第二电源线的地线11之间。倒相电路的外端用于接收非倒相输入信号IN的非倒相输入端13，用于接收倒相输入信号INB的倒相输入端14，用于输出非倒相输出信号OUT的非倒相输出端15，及用于输出倒相输出信号OUTB的倒相输出端16。非倒相输入端13、倒相输入端14、非倒相输出端15和倒相输出端16被分别与内部节点n1,n2,n3及n4相连。
串联连接的pMOSFET MP1和MP2被连接在VDD电源线12和节点n4之间，而串联连接的pMOSFET MP3和MP4被连接在VDD电源线12和节点n3之间。串联连接的nMOSFET MN1和MN2被连接在地线11和节点n3之间。而串联连接的nMOSFET MN3和MN4被连接在地线11和节点n4之间。在其中具有开关的第一整流器部分17被在从节点n3到节点n4的电流的方向上连接在节点n3和节点n4之间，而其中装有开关的第二整流器部分18在从节点n4到节点n3的电流方向上被连接在节点n3与节点n4之间。
PMOSFET MP2和nMOSFET MN4的栅极通过节点n1与非倒相输入端13相连，pMOSFET MP4和nMOSFET Mn2的栅极通过节点n2与倒相输入端14相连，pMOSFET MP1和nMOSFET MN3的栅极通过节点n3与非倒相输出端15相连，而pMOSFET MP3和nMOSFET MN1的栅极通过节点n4与倒相输出端16相连。
在图2的倒相电路中，pMOSFET MP1到MP4和nMOSFET MN1到MN4形成逻辑“倒相”。更具体的，pMOSFET MP1和MP2及nMOSFET MN3和MN4形成具有开关功能的第一倒相部分，其中输入端13，输出端15和输出端16分别构成第一倒相部分的输入、输出和启动输入端。另一方面，pMOSFET MP3和MP4及nMOSFET MN1和MN2构成具有开关功能的第二倒相部分，其中输入端14、输出端15和输出端16分别构成第二倒相部分的输入、输出和启动输入端。因此，在图2的倒相电路的结构中，每个都具有开关功能的一对整流器部分17和18为保证在这些倒相部分的相反的方向上的电流流动而被提供到第一倒相部分和第二倒相部分。
通过输入信号IN或INB启动整流部分17和18中的一个。在此结构中，图2的倒相电路通过将电荷从较高的电势节点转换到较低的电势节点而重复使用被存储在构成输出端的节点n3和n4上的电荷。
参考图3，其示出了本发明的实际的实例，图2中所示的第一整流部分17通过将具有栅极和漏极被连接在一起的nMOSFET MN8构成的二极管和具有栅极的nMOSFET MN6结合构成用于接收输入信号INB。图2中所示的第二整流器部分同样由具有栅极和漏极连载一起的nMOSFET MN9构成的二极管和具有栅极的nMOSFET MN9相结合而构成用于接收输入信号IN。
根据输出端15上的电势V(OUT)和输出端16上的电势V(OUTB)间的关系，nMOSFET MN8的功能如下(1)nMOSFET MN8保证电流从非倒相输出端15(节点n3)流到输出端16(节点n4)，如果V(OUT)-V(OUTB)≥Vth；及(2)nMOSFET MN8停止电流从非倒相输出端15流到倒相输出端16，如果V(OUT)-V(OUTB)∠Vth，
其中Vth为nMOSFET MN8的阈值电压。
第二整流器部分18的功能是根据V(OUT)和V(OUTB)间的电压差用于保证或停止电流从倒相输入端流到非倒相输出端15。
下面将描述倒相电路的操作，其中非倒相输入信号IN从低电平上升倒高电平，因此，倒相输入信号INB从高电平下降到低电平。
倒相电路的初始状态是pMOSFET P2为导通，而nMOSFET MN4和MN7由于输入信号IN为低电平而被截止。NMOSFET MN7的截止状态断开第二整流部分18。类似的，pMOSFET MP4为截止而nMOSFET MN4和MN6由于输入信号INB为高电平而被导通。NMOSFET MN6的导通状态启动第一整流部分17，其功能在于用于将节点n3和节点n4间的电势差设定的比处于稳定状态的nMOSFET MN4的阈值电压Vth低。
第一整流部分17的功能是将倒相电路(例如pMOSFET MP1和nMOSFETMN3)的每个节点上的电势设定为导通而将pMOSFET MP3和nMOSFET MN3设定到截止。其结果，倒相电路的初始状态为非倒相输出端15和倒相输出端16上的电势分别是低和高。
在输入信号IN和INB分别上升和下降后，从如上所述的初始状态，pMOSFET MP2和nMOSFET MN2及MN6被断开，pMOSFET MP4和nMOSFET MN4及MN7被导通，第一和第二整流部分17和18分别被断开和导通。第二整流部分18的功能是用于保证电流从节点n4流到节点n3，直到下面的关系成立。
V(OUTB)-V(OUT)≤Vth在此步骤，存储在倒相输出端16上的电荷被恢复并在非倒相输出端15上被重新使用。
接着，pMOSFET MP3和nMOSFET MN3被导通，从而通过pMOSFET MP3和MP4将节点n3上的电势上升倒VDD，并通过nMOSFET MN3和MN4将节点n4上的电势降低到地电势。
接着，将描述其中输入信号IN和INB分别下降和上升的第二种的情况。
在原始的状态，节点n1和n3上的电势处于高电平，而节点n2和n4上的电势为低电平，由此pMOSFET MP1和MP2为截止，pMOSFET MP3和MP4为导通，nMOSFET MN1,MN2和MN6为截止，而nMOSFET MN3,MN4和MN7为导通。NMOSFET MN6的截止状态和nMOSFET MN7的导通状态分别断开第一整流部分17和导通第二整流部分18。
在输入信号IN和INB分别下降和上升后，从如上所述的初始状态，pMOSFET MP2和nMOSFET MN2及MN6被导通，pMOSFET MP4和nMOSFET MN4及MN7被断开，第一和第二整流部分17和18分别被导通和断开。第一整流部分17的功能是用于保证电流从节点n3流到节点n4，直到下面的关系成立。
V(OUT)-V(OUTB)≤Vth在此步骤，存储在初始级的输出端15上的电荷被在输出端16上被重新使用。
接着，pMOSFET MP1和nMOSFET MN1被导通，从而通过nMOSFET MN1和MN2将非倒相输出端15上的电势下降到地电势，另一方面，倒相输出端16上的电势通过pMOSFET MP1和MP2上升倒VDD电势。
本发明的实施例的操作中，由于存储在保持在较高电势的输出节点上的电荷在输入信号的逻辑倒相的级上被重新使用，如上所述，从而可获得降低功耗的好处。
为了确保上述的好处，通过评价上述的特定的实例(例如图4中的实例)而进行了模拟，图4的倒相电路具有连接在每个输出端15或16和地之间的负载电容器CL。一对补偿信号V(IN)和V(INB)被提供给各个输入端13和14。
对于模拟中的条件，MOSFET具有0.25um的栅极长度，pMOSFET和nMOSFET的阈值电压为-0.2伏和0.2伏，VDD电源为2.5伏。PMOSFET MP1到MP4的栅极宽度为10微米，nMOSFET MN1到MN4的栅极端度为5微米。此外，nMOSFET MN6和MN7的栅极宽度为20微米，nMOSFET MN8和MN9的栅极宽度为40微米。对每个输出端15和16的负载电容CL为3pF。
参考图5，其示出了模拟的结果，其中描述了非倒相输入电压V(IN)、输出电压V(OUT)、和V(OUTB)及流过VDD电源线12的电源电流I(VDD)的波形。输入电压的波形V(IN)为上升时间和下降时间都为0.5ns，脉冲重复周期为50ns，负载比为50％。倒相输入电压V(INB)具有类似的波形，虽然在图5中未特别示出。
在将电源电流I(VDD)和时间相乘后就可计算出倒相电路中的输出负载的充电/放电所耗散的电能，而对输入脉冲串总量可达到每MHz为25.3微瓦。在传统的倒相电路中，对一对3pF的输出电容器的充电/放电的相应的电能可通过下面的公式进行计算2×CL×(VDD)2×f=2×(3×10-12)×2.52×106=37.5微瓦/MHz。因此，与传统的倒相电路相比，本发明的倒相电路的电能消耗是传统的倒相电路的67％。
如图5中所示，输出电压V(OUT)和V(OUTB)中的每一个在上升斜率和下降斜率中都具有略微缓和的部分，这表示在输出负载的充电/放电期间对电荷的重复使用。
参考图6，根据第二实施例的倒相电路与第一实施例相类似，区别在于在本实施例中的每个整流部分17和18用二极管D1或D2替代栅极和漏极连在一起的nMOSFET MN8和MN9。本实施例的倒相电路可满足上述的模拟的条件。
如果将本发明的倒相电路形成在SOI基片上，可降低节点n3和节点n4上的寄生电容。这对倒相电路的高速工作提供了方便。除了此种的结构，在专利公开JP-A-4-241252中所揭示的二极管最好用于本发明的倒相电路用于进一步使本发明的倒相电路减少占用的空间和工作速度更高。所公开的专利描述了一种技术，用于形成低电阻的二极管和低电阻的电阻，其中所述的二极管具有较小的p-n结电容。
在上述的实施例中，如上所述，由于在工作期间存在于每个整流部分的两端间的电势差，重复使用的电荷与总电荷的比率为33％。然而，如果输出端15和16间的总的电容被平衡，在理想情2况下重复使用的比例可被提高到50％。为了进一步提高重复使用的比率，在工作期间最好降低每个整流部分17和18的两个端间的电势差。
参考图7，根据本发明的第三实施例的倒相电路与第一实施例相类似，其区别在于每个整流部分17和18用CMOS变换栅极TG1或TG2替代nMOSFETMN6和MN7。这里使用的CMOS变换栅极TG1和TG2并联整流部分17的电压降低于第一和第二实施例的整流部分的电压降。在本实施例中提高了重复使用的比率。
对图7的倒相电路进行第二模拟，其中通过彼此串联连接的栅极宽度为20微米的pMOSFET和栅极宽度为10微米的nMOSFET构成每个变换栅极TG1和TG2。其他的条件和第一模拟中的情况相同。第二模拟的结果表明，比第一模拟可提高5％的重复使用比。
由于上面的描述仅是用于实例的目的，本发明并不限于上述的实施例，对本领于的技术人员而言所做的各种的变化和修改都在本发明的范围之内。
权利要求
1．一种倒相电路，其特征在于包含用于分别接收一对补偿输入信号的非倒相输入信号和倒相输入信号的第一和第二输入端；用于通过所述第一和所述第二输入端接收所述输入补偿信号以产生一对包括非倒相输出信号和倒相输出信号的补偿输出信号的倒相块；用于分别输出所述非倒相输出信号和所述倒相输出信号的第一和第二输出端；第一整流器部分，当所述倒相输入信号处于高电平时被接通，用于保证电流从所述第一输出端流到所述第二输出端；及第二整流器部分，当所述非倒相输入信号处于高电平时被接通，用于保证电流从所述第二输出部分流到所述第一输出端。
2．根据权利要求1所述的倒相电路，其特征在于每个所述第一和第二整流部分包含切换晶体管，其由其中一个所述补偿输入信号的高电平进行激发，还包含与所述切换晶体管串联连接的二极管。
3．根据权利要求2所述的倒相电路，其特征在于每个所述二极管包含具有栅极和漏极连在一起的nMOSFET。
4．根据权利要求2所述的倒相电路，其特征在于每个所述切换晶体管包含具有用于接收其中一个所述补偿输入信号的栅极的nMOSFET。
5．根据权利要求2所述的倒相电路，其特征在于每个所述切换晶体管包含一个变换栅极。
6．根据权利要求1所述的倒相电路，其特征在于其中所述倒相电路形成在SOI基片上。
7．根据权利要求1所述的倒相电路，其特征在于所述倒相块包含连接在第一电源线和所述第二输出端之间的第一和第二pMOSFET；连接在所述第一电源线和所述第一输出端之间的第三和第四pMOSFET；连接在第二电源线和所述第一输出端之间的第一和第二nMOSFET；连接在所述第二电源线和所述第二输出端之间的第三和第四nMOSFET。
8．根据权利要求7所述的倒相电路，其特征在于每个所述第一pMOSFET和所述第三nMOSFET具有与所述第一输出端相连的栅极，每个所述第二pMOSFET和所述第四nMOSFET都具有与所述第一输入端相连的栅极，每个所述第三pMOSFET和所述第一nMOSFET都具有与所述第二输出端相连的栅极，每个所述第四pMOSFET和所述第四nMOSFET都具有与所述第二输入端相连的栅极。
全文摘要
一种倒相电路,包含用于接收补偿输入信号的第一和第二输入端,用于输出由补偿输出信号产生的补偿输出信号的第一和第二输出端,及一对整流部分,为了节约能耗,其用于使存储在输出端的较高电势侧上的电荷流到输出端的较低电势侧上。
文档编号H03K19/0948GK1235422SQ9910541
公开日1999年11月17日 申请日期1999年4月6日 优先权日1998年4月6日
发明者熊谷浩一, 岩城宏明 申请人:日本电气株式会社