一种反相器电路和输入信号取反的方法
【技术领域】
[0001]本发明涉及电子电路的技术领域，特别是涉及一种反相器电路和一种输入信号取反的方法。
【背景技术】
[0002]在电子线路的设计中，经常要用到反相器。反相器是可以将输入信号的相位取反，也即是可以将输入信号的相位反转180度。反相器通常应用在模拟电路中，比如说音频放大，时钟振荡器等等。
[0003]传统的反相器架构功耗大，而且受电源电压的噪声影响。参照图1所示的一种传统反相器的结构示意图，该反相器由一个PMOS管MP和一个NMOS管丽组成。在传统的反相器工作时，可以看成是电源电压直接通过一颗等效于电阻的PMOS管MP对负载输出端OUT的电容C进行充电，因此功耗很大；同时，电源电压的噪声直接透过这颗等效电阻的PMOS管MP直接传送到输出端0UT，故而影响了反相器的性能。
[0004]因此，目前需要本领域技术人员迫切解决的一个技术问题就是:提出一种反相器电路，用以在负载电容比较大、需要电源电压域改变、同时闪存要求读取速度比较快的应用场合下，快速的实现翻转。
【发明内容】
[0005]鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种反相器电路和相应的一种输入信号取反的方法。
[0006]为了解决上述问题，本发明实施例公开了一种反相器电路，包括:
[0007]时钟模块，用于接收输入信号IN和时钟信号CLK，并依据所述输入信号IN和时钟信号CLK生成延时信号IND和延时复制信号INDD ；
[0008]偏置模块，用于接收带隙基准电压VBG，并依据所述基准电压VBG输出限制电压VP ；
[0009]反相模块，用于接收电源电压VHV和输入信号IN，依据所述限制电压VP控制所述电源电压VHV，以及依据所述电源电压VHV，延时复制信号INDD和延时信号IND进行分段式充电，并在充电完成时输出所述输入信号IN对应的反相输出信号OUT。
[0010]优选地，所述时钟模块包括第一边沿D触发器和第二边沿D触发器，所述第一边沿D触发器的第一信号输入端Dl连接输入信号IN，所述第一边沿D触发器的第一信号输出端Ql连接所述第二边沿D触发器的第二信号输入端D2，所述第一边沿D触发器的第一时钟输入端Cl和所述第二边沿D触发器的第二时钟输入端C2连接时钟信号CLK ；
[0011]当所述时钟信号CLK的边沿发生变化时，在所述第一边沿D触发器的第一信号输出端Ql根据所述输入信号IN输出延时信号IND，以及在所述第二边沿D触发器的第二输出端Q2根据所述延时信号IND输出相差一个时钟信号CLK的时钟周期的延时复制信号INDD。
[0012]优选地，所述偏置模块包括第一 PMOS管MPl和第一 NMOS管MNl，所述第一 PMOS管MPl的源极连接电源电压VHV，所述第一 PMOS管MPl的栅极连接所述第一 PMOS管MPl的漏极和所述第一 NMOS管丽I的源极，所述第一 NMOS管丽I的栅极连接带隙基准电压VBG，所述第一 NMOS管丽I的源极连接电阻RO ;所述电阻RO接地；
[0013]所述带隙基准电压VBG通过所述电阻RO生成偏置电压，并依据所述偏置电压和所述电源电压VHV在作为输出端的所述第一 PMOS管MPl的漏极和所述第一 NMOS管MNl的漏极处输出限制电压VP。
[0014]优选地，所述反相模块包括第一非门，第二非门，第一与非门，第二与非门，第三与非门，第一电平转换器Level Shiftl，第二电平转换器Level Shift2，第三电平转换器Level Shift3，第二 PMOS 管 MP2，第三 PMOS 管 MP3，第二 NMOS 管 MN2，第三 NMOS 管 MN3 以及负载等效电容C ;
[0015]所述偏置模块连接所述第二 PMOS管MP2的栅极，所述第二 PMOS管MP2的源极连接电源电压VHV，所述第二 PMOS管MP2的漏极连接第三PMOS管MP3的源极；
[0016]所述第一非门的输入端连接延时复制信号INDD，所述第一与非门的输入端连接所述第一非门的输出端和延时信号IND，所述第一与非门的输出端连接所述第一电平转换器Level Shiftl的输入端，所述第一电平转换器Level Shiftl的输出端连接所述第二非门的输入端，所述第二非门的输出端连接所述第二 NMOS管丽2的栅极，所述第二 NMOS管丽2的源极连接电源电压VHV，所述第二 NMOS管MN2的漏极连接所述第三PMOS管MP3的漏极，所述第三NMOS管MN3的源极和所述负载等效电容C，所述第三NMOS管MN3的漏极和所述负载等效电容C接地；
[0017]所述第二与非门的输入端连接所述输入信号IN和延时复制信号INDD，所述第二与非门的输出端连接所述第二电平转换器Level Shift2的输入端，所述第二电平转换器Level Shift2的输出端连接所述第三PMOS管MP3的栅极；
[0018]所述第三与非门的输入端连接所述输入信号IN和延时信号IND，所述第三与非门的输出端连接所述第三电平转换器Level Shift3的输入端，所述第三电平转换器LevelShift3的输出端连接所述第三NMOS管丽3的栅极；
[0019]若所述输入信号IN为低电平，则按照所述相差一个时钟信号CLK的时钟周期的延时信号IND和延时复制信号INDD在导通所述第二 NMOS管丽2时，给所述负载等效电容C进行第一次充电；在截止所述第二 NMOS管MN2，所述导通第三PMOS管MP3，所述截止第三NMOS管丽3时，给所述负载等效电容C进行第二次充电；
[0020]当所述负载等效电容C充电完成时，在作为输出端的所述第三PMOS管MP3的漏极和所述第三NMOS管丽3的源极处输出所述输入信号IN对应的高电平输出信号0UT1。
[0021]优选地，若所述输入信号IN为高电平，则按照所述相差一个时钟信号CLK的时钟周期的延时信号IND和延时复制信号INDD在导通所述第三NMOS管丽3，所述截止第三PMOS管MP3时，给所述负载等效电容C进行放电；
[0022]当所述负载等效电容C放电完成时，在作为输出端的所述第三PMOS管MP3的漏极和所述第三NMOS管丽3的源极处输出所述输入信号IN对应的低电平输出信号0UT2。
[0023]本发明实施例还公开了一种输入信号取反的方法，包括:
[0024]接收输入信号IN和时钟信号CLK，并依据所述输入信号IN和时钟信号CLK生成延时信号IND和延时复制信号INDD ；
[0025]接收带隙基准电压VBG，并依据所述基准电压VBG输出限制电压VP ；
[0026]接收电源电压VHV和输入信号IN，依据所述限制电压VP控制所述电源电压VHV，以及依据所述电源电压VHV，延时复制信号INDD和延时信号IND进行分段式充电，并在充电完成时输出所述输入信号IN对应的反相输出信号OUT。
[0027]优选地，所述接收输入信号IN和时钟信号CLK，并依据所述输入信号IN和时钟信号CLK生成延时信号IND和延时复制信号INDD的步骤为:
[0028]当所述时钟信号CLK的边沿发生变化时，根据所述输入信号IN输出延时信号