切位控制电路及方法和控制器的制造方法
【专利摘要】本发明提供一种切位控制电路及方法和控制器。其中电路包括：逻辑信号输出单元，用于与DRAM连接；逻辑信号控制单元，与逻辑信号输出单元连接，用于接收输入的多种逻辑信号和与DRAM型号相匹配的切位控制信号，并根据切位控制信号从输入的多种逻辑信号中选择与切位控制信号相匹配的逻辑信号，并将相匹配的逻辑信号传送至逻辑信号输出单元；逻辑信号输出单元，还用于输出相匹配的逻辑信号给DRAM。其实现不同型号DRAM的应用，利用逻辑信号控制单元的选择功能代替了电阻选通信号的功能，无需复杂的布线，有效的克服了传统切位控制电路布线困难的缺陷，同时还减小了集成电路板的面积，降低了设计成本。
【专利说明】
切位控制电路及方法和控制器
技术领域
[0001] 本发明设及电子忍片技术领域，特别是设及一种切位控制电路及方法和控制器。
【背景技术】
[0002] 随着电脑平板和电视盒子市场竞争的日趋激烈，设计方案的成本控制也变得更加 严峻。内存是整个嵌入式系统最重要的组成部分之一，在方案商的PCBA(Printed Circuit Board Assembly,印刷电路板）中，DRAM(Dynamic Random Access Memory,动态随机存取存 储器)是整个PCBA中最为重要也最为昂贵的部件之一。
[0003] 但是由于生产工艺的局限和半导体存储的复杂多样性，产线上生产出来的DRAM总 不可避免的出现一些问题产品，部分DRAM会存在某一部分地址区域异常，但其余部分存储 区域可W正常使用的情况，如J、K、P、Q、L等型号DRAM颗粒就是问题样片的一种形式，其中， DRAM的J、K、P、Q、L型号是根据DRAM各个地址引脚输入的不同信号而规定的，如，J型DRAM的 A14地址引脚须固定输入0，Κ型DRAM的A14地址引脚须固定输入1，P型DRAM的A13地址引脚须 固定输入0，A14地址引脚须输入A13逻辑信号，Q型DRAM的A13地址引脚须固定输入1，A14地 址引脚须输入A13逻辑信号，L型DRAM的A13地址引脚和A14地址引脚均须输入A13逻辑信号。 上述运些DRAM的部分地址引脚需重新定义为新的地址信号，运些DRAM成为切位DRAM,切位 DRAM的价格为正常DRAM价格的2Λ左右，如果运些切位DRAM能够应用适当的话，就能大大降 低方案商的设计成本。
[0004] 传统的支持切位DRAM的切位控制电路如图1和图2所示，其通过选通电路中的电阻 来支持不同型号的DRAM,运样就需要在原本就集成度很高的印刷电路板中预留电阻的位 置，增加了印刷电路板的布线难度。
【发明内容】
[0005] 鉴于此，有必要针对传统的切位控制电路增加了印刷电路板布线难度的问题，提 供一种切位控制电路及方法和控制器。
[0006] 为达到发明目的，提供一种切位控制电路，所述电路包括：
[0007] 逻辑信号输出单元，用于与DRAM连接；
[000引逻辑信号控制单元，与所述逻辑信号输出单元连接，用于接收输入的多种逻辑信 号和与所述DRAM型号相匹配的切位控制信号，并根据所述切位控制信号从输入的多种所述 逻辑信号中选择与所述切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送 至所述逻辑信号输出单元；
[0009] 所述逻辑信号输出单元，还用于输出所述相匹配的逻辑信号给所述DRAM。
[0010] 在其中一个实施例中，所述逻辑信号输出单元包括第一逻辑信号输出单元至第N 逻辑信号输出单元，其中N> 2;
[0011] 所述第一逻辑信号输出单元至所述第N逻辑信号输出单元用于分别与所述DRAM相 应的地址引脚连接；
[0012] 所述逻辑信号控制单元分别与所述第一逻辑信号输出单元至所述第N逻辑信号输 出单元连接，用于获取接收输入的多种逻辑信号和所述切位控制信号；
[0013] 所述逻辑信号控制单元还用于根据所述切位控制信号从输入的多种逻辑信号中 选择与所述切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号通过相应的逻辑 信号输出单元传送至所述DRAM的相应地址引脚。
[0014] 在其中一个实施例中，所述逻辑信号控制单元接收的多种逻辑信号包括DRAM所需 的所有逻辑信号。
[0015] 在其中一个实施例中，所述逻辑信号控制单元包括第一逻辑信号控制单元至第N 逻辑信号控制单元，其中N> 2;
[0016] 所述第一逻辑信号控制单元与所述第一逻辑信号输出单元连接，用于接收与所述 第一逻辑信号输出单元连接的所述DRAM的相应地址引脚的第一切位控制信号，并根据所述 第一切位控制信号从输入的多种逻辑信号中选择与所述第一切位控制信号相匹配的逻辑 信号，并将所述相匹配的逻辑信号传送至所述第一逻辑信号输出单元，所述第一逻辑信号 输出单元输出所述相匹配的逻辑信号至所述DRAM;
[0017] 所述第N逻辑信号控制单元与所述第N逻辑信号输出单元连接，用于接收与所述第 N逻辑信号输出单元连接的所述DRAM的相应地址引脚的第N切位控制信号，并根据所述第N 切位控制信号从输入的多种逻辑信号中选择与所述第N切位控制信号相匹配的逻辑信号， 并将所述相匹配的逻辑信号传送至所述第N逻辑信号输出单元，所述第N逻辑信号输出单元 输出所述相匹配的逻辑信号至所述DRAM。
[0018] 在其中一个实施例中，所述第一逻辑信号控制单元至所述第N逻辑信号控制单元 接收的所述逻辑信号的数量依次增加。
[0019] 本发明还提供一种切位控制方法，所述方法包括：
[0020] 逻辑信号控制单元接收与DRAM型号相匹配的切位控制信号，所述逻辑信号输出单 元与所述逻辑信号控制单元连接；
[0021 ]所述逻辑信号控制单元接收输入的多种逻辑信号；
[0022] 所述逻辑信号控制单元根据所述切位控制信号从输入的多种逻辑信号中选择与 所述切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所述逻辑信号输 出单元；
[0023] 所述逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM。
[0024] 在其中一个实施例中，还包括：
[0025] 所述逻辑信号控制单元获取所述DRAM的第一地址引脚的第一切位控制信号，所述 DRAM的第一地址引脚与第一逻辑信号输出单元连接，所述第一逻辑信号输出单元与所述逻 辑信号控制单元连接；
[0026] 所述逻辑信号控制单元接收输入的多种逻辑信号；
[0027] 所述逻辑信号控制单元根据所述第一切位控制信号从输入的多种所述逻辑信号 中选择与所述第一切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所 述第一逻辑信号输出单元.
[0028] 所述第一逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述第 一地址引脚；
[0029] 所述逻辑信号控制单元获取所述DRAM的第N地址引脚的第N切位控制信号，所述 DRAM的第N地址引脚与第N逻辑信号输出单元连接，所述第N逻辑信号输出单元与所述逻辑 信号控制单元连接；
[0030] 所述逻辑信号控制单元接收输入的多种逻辑信号；
[0031] 所述逻辑信号控制单元根据所述第N切位控制信号从输入的多种所述逻辑信号中 选择与所述第N切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所述 第N逻辑信号输出单元；
[0032] 所述第N逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述第N 地址引脚，其中，N> 2。
[0033] 在其中一个实施例中，所述逻辑信号控制单元接收的多种逻辑信号包括DRAM所需 的所有逻辑信号。
[0034] 在其中一个实施例中，还包括：
[0035] 第一逻辑信号控制单元获取所述DRAM的第一地址引脚的第一切位控制信号，所述 DRAM的第一地址引脚与第一逻辑信号输出单元连接，所述第一逻辑信号输出单元与所述第 一逻辑信号控制单元连接；
[0036] 所述第一逻辑信号控制单元接收输入的多种逻辑信号；
[0037] 所述第一逻辑信号控制单元根据所述第一切位控制信号从输入的多种逻辑信号 中选择与所述第一切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所 述第一逻辑信号输出单元.
[0038] 所述第一逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述第 一地址引脚；
[0039] 第N逻辑信号控制单元获取所述DRAM的第N地址引脚的地址引脚的第N切位控制信 号，所述DRAM的第N地址引脚与第N逻辑信号输出单元连接，所述第N逻辑信号输出单元与所 述第N逻辑信号控制单元连接；
[0040] 所述第N逻辑信号控制单元接收输入的多种逻辑信号；
[0041] 所述第N逻辑信号控制单元根据所述第N切位控制信号从输入的多种逻辑信号中 选择与所述第N切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所述 第N逻辑信号输出单元；
[0042] 所述第N逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述第N 地址引脚，其中，N> 2。
[0043] 在其中一个实施例中，所述第一逻辑信号控制单元至所述第N逻辑信号控制单元 接收的所述逻辑信号的数量依次增加。
[0044] 本发明还提供一种控制器，包括主控忍片，还包括：
[0045] 逻辑信号输出单元，用于与DRAM连接；
[0046] 逻辑信号控制单元，分别与所述主控忍片和所述逻辑信号输出单元连接，用于接 收所述主控忍片提供的多种逻辑信号和与所述DRAM型号相匹配的切位控制信号，并根据所 述切位控制信号从输入的多种所述逻辑信号中选择与所述切位控制信号号相匹配的逻辑 信号，并将所述相匹配的逻辑信号传送至所述逻辑信号输出单元；
[0047] 所述逻辑信号输出单元，还用于输出所述相匹配的逻辑信号给所述DRAM。
[004引本发明的有益效果包括：
[0049] 上述切位控制电路及方法和控制器，逻辑信号控制单元根据切位控制信号从输入 的多种逻辑信号中选择与切位控制信号相匹配的逻辑信号，并将相匹配的逻辑信号通过逻 辑信号输出单元输出给DRAM,从而实现不同型号DRAM的应用，且其利用逻辑信号控制单元 的选择功能代替了电阻选通信号的功能，无需复杂的布线，因此，有效的克服了传统切位控 制电路布线困难的缺陷，同时，还减小了集成电路板的面积，降低了设计成本。
【附图说明】
[0050] 图1为传统的切位控制电路、控制器和DRAM的连接示意图；
[0051] 图2为传统的切位控制电路的结构示意图；
[0052] 图3为一个实施例中的切位控制电路的结构示意图；
[0053] 图4为另一个实施例中的切位控制电路的结构示意图；
[0054] 图5为一个实施例中的切位控制方法的流程示意图；
[0055] 图6为一个实施例中的控制器的结构示意图。
【具体实施方式】
[0056] 为了使本发明的目的、技术方案及优点更加清楚明白，W下结合附图及实施例对 本发明切位控制电路及方法和控制器进行进一步详细说明。应当理解，此处所描述的具体 实施例仅用W解释本发明，并不用于限定本发明。
[0057] 在一个实施例中，如图3所示，提供了一种切位控制电路，该电路包括：
[0058] 逻辑信号输出单元100,用于与DRAM连接。逻辑信号控制单元200,与逻辑信号输出 单元100连接，用于接收输入的多种逻辑信号和与DRAM型号相匹配的切位控制信号，并根据 切位控制信号从输入的多种逻辑信号中选择与切位控制信号相匹配的逻辑信号，并将相匹 配的逻辑信号传送至逻辑信号输出单元100。逻辑信号输出单元100,还用于输出相匹配的 逻辑信号给DRAM。
[0059] 本实施例中，控制器的主控忍片为逻辑信号控制单元200的提供多种逻辑信号和 切位控制信号，其中，主控忍片可根据所连接的切位DRAM的不同输出不同的切位控制信号， 由于每种DRAM对应的地址引脚的输入信号是固定的，运样逻辑信号控制单元200就可W根 据其输入端输入的切位控制信号从输入的多种逻辑信号中选择与DRAM地址引脚的输入信 号相匹配的逻辑信号，并通过逻辑信号输出单元100将相匹配的逻辑信号输出至DRAM中，W 使DRAM的功能能够完整适用，性能能够基本不受影响，运样可W有效的支持切位DRAM,使其 完成相应的功能，由于切位DRAM的价格只有正常DRAM价格的2Λ左右，因此能够大大降低成 本。其中，DRAM的型号包括常规DRAM、J型DRAM、K型DRAM、P型DRAM、Q型DRAM和L型DRAM。切位 控制信号由主控忍片根据与逻辑信号输出单元连接的DRAM型号生成，并输出给逻辑信号控 制单元200。
[0060] 传统的采用如图2所示的切位控制电路在支持切位DRAM时，需要在集成的印刷电 路板中预留6个电阻位置，给本来就走线十分密集的印刷电路板增加的布线难度，而本实施 例中的切位控制电路利用逻辑信号控制单元200的选择功能代替了电阻选通信号的功能， 无需复杂的布线，只需简单的连接即可，因此可W有效的克服传统切位控制电路布线困难 的缺陷。同时，因为无需给元器件预留位置，且逻辑信号控制单元200可W为一个很小的元 器件，如:MUX(Multiplexers，多路选择器），所W可W有效的减小印刷电路板的面积，利用 产品趋向精致化。并且，传统的切位控制电路在支持切位DRAM时，都需要2个额外的电阻来 选通信号，运样每块印刷电路板都需要增加相应的物料成本，若在大批量生产时，也将耗费 一笔可观的费用，而本实施例中的切位控制电路在支持切位DRAM时，是通过逻辑信号控制 单元选择逻辑信号的，因此无需电阻来选通信号，大大降低了物料成本的浪费。
[0061] 在一个实施例中，逻辑信号输出单元100包括第一逻辑信号输出单元至第N逻辑信 号输出单元，其中N含2。第一逻辑信号输出单元至第N逻辑信号输出单元用于分别与所述 DRAM相应的地址引脚连接。逻辑信号控制单元200分别与第一逻辑信号输出单元至第N逻辑 信号输出单元连接，用于接收输入的多种逻辑信号和切位控制信号。逻辑信号控制单元200 还用于根据切位控制信号从输入的多种逻辑信号选择与切位控制信号相匹配的逻辑信号， 并将相匹配的逻辑信号通过相应的逻辑信号输出单元传送至DRAM的相应地址引脚。
[0062] 如图2所示的切位控制电路只能针对A13地址引脚有"异常"的DRAM有效，若换为其 他的切位DRAM,则需要重新制作印刷电路板，花费不菲的时间和精力。为了满足不同型号的 DRAM,设置多个逻辑信号输出单元，每个逻辑信号输出单元对应DRAM的一种地址引脚，运样 就可W适用不同地址引脚有"异常"的DRAM,能够完美适用各种型号的DRAM,大大提高了切 位控制电路的实用性和兼容性。且在现有DRAM型号的基础上，还预置了将来有可能适用的 地址引脚，可扩展性强，进一步提高了切位控制电路的实用性和兼容性。
[0063] 优选的，在一个实施例中，逻辑信号控制单元200接收的多种逻辑信号包括DRAM所 需的所有逻辑信号。
[0064] 运样逻辑信号控制单元就能为多个逻辑信号输出单元提供各种所需的逻辑信号， 避免因为某种逻辑信号的缺失带来的不支持某种型号DRAM的缺陷。所需的所有逻辑信号根 据目前市场上已有的DRAM的型号获取。
[0065] 其中，逻辑信号包括逻辑0信号、逻辑1信号、A13逻辑信号、A14逻辑信号和A15逻辑 信号。
[0066] 在一个实施例中，所述逻辑信号控制单元包括第一逻辑信号控制单元至第N逻辑 信号控制单元，其中N含2。第一逻辑信号控制单元与第一逻辑信号输出单元连接，用于接收 与第一逻辑信号输出单元连接的DRAM的相应地址引脚的第一切位控制信号，并根据第一切 位控制信号从输入的多种逻辑信号中选择与第一切位控制信号相匹配的逻辑信号，并将相 匹配的逻辑信号传送至第一逻辑信号输出单元，第一逻辑信号输出单元输出相匹配的逻辑 信号至所述DRAM。第N逻辑信号控制单元与第N逻辑信号输出单元连接，用于接收与第N逻辑 信号输出单元连接的DRAM相应地址引脚的第N切位控制信号，并根据第N切位控制信号从输 入的多种逻辑信号中选择与第N切位控制信号相匹配的逻辑信号，并将相匹配的逻辑信号 传送至所述第N逻辑信号输出单元，第N逻辑信号输出单元输出所述相匹配的逻辑信号至所 述DRAM。
[0067] 为了避免逻辑信号控制单元与所有的逻辑信号输出单元的选择开关连接带来的 电路混乱及电路容易出现故障的问题，设置逻辑信号控制单元也为多个，并与多个逻辑信 号输出单元一一对应，即每个逻辑信号输出单元与一个逻辑信号控制单元连接，运样既能 实现支持各种型号DRAM的功能，还能避免电路混乱及易出现电路故障的问题。其中，每个逻 辑信号控制单元输入的逻辑信号都可W包括DRAM所需的所有信号。
[0068] 优选的，在一个实施例中，第一逻辑信号控制单元至所述第N逻辑信号控制单元接 收的所述逻辑信号的数量依次增加。
[0069] 由目前市场上切位DRAM的特性可知，地址引脚出现"异常"的情况一般是地址引脚 固定输入逻辑0信号，逻辑1信号，或者当前地址引脚输入的是上一地址引脚的逻辑信号，而 常规的DRAM则只需输入正常的逻辑信号即可。因此，第一逻辑信号控制单元只需输入逻辑0 信号、逻辑1信号和正常的第一逻辑信号即可，第二逻辑信号控制单元只需输入逻辑0信号、 逻辑1信号、第一逻辑信号和第二逻辑信号……第N逻辑信号控制单元输出逻辑0信号、逻辑 1信号、第一逻辑信号、第二逻辑信号……、第N逻辑信号，运样，既能满足市场上存在的各种 型号的DRAM,又能相对的减少逻辑电路，降低集成电路板的设计复杂度和成本。
[0070] W下结合图4所示的实施例进行详细的说明：在图4所示的实施例中，切位控制电 路包括第一逻辑信号控制单元，第二逻辑信号控制单元和第Ξ逻辑信号控制单元。其中第 一逻辑信号控制单元输出端连接的第一逻辑信号输出单元为A13逻辑信号输出单元，第一 逻辑信号控制单元输入的逻辑信号包括逻辑0信号、逻辑1信号和A13逻辑信号;第二逻辑信 号控制单元输出端连接的第二逻辑信号输出单元为A14逻辑信号输出单元，第二逻辑信号 控制单元输入的逻辑信号包括逻辑0信号、逻辑1信号、A13逻辑信号和A14逻辑信号;第Ξ逻 辑信号控制单元输出端连接第Ξ逻辑信号输出单元为A15逻辑信号输出单元，第Ξ逻辑信 号控制单元输入的逻辑信号包括逻辑0信号、逻辑1信号、A13逻辑信号、A14逻辑信号和A15 逻辑信号。其中，A13逻辑信号输出单元用于与DRAM的A13地址引脚连接，A14逻辑信号输出 单元用于与DRAM的A14地址引脚连接，A15逻辑信号输出单元用于与DRAM的A15地址引脚连 接。在切位控制电路支持不同的DRAM时，如DRAM为J型DRAM时，第一逻辑信号控制单元选择 A13逻辑信号，并将A13逻辑信号输出给DRAM的A13地址引脚，第二逻辑信号控制单元选择逻 辑0信号，并将逻辑0信号输出给DRAM的A14地址引脚，由于J型DRAM没有A15地址引脚，因此 第Ξ逻辑信号控制单元无需进行选择，运样便能使得J型DRAM的功能得W完整适用，使用J 型DRAM在降低系统成本的基础上，满足系统的性能需求。或者，如DRAM为P型DRAM时，第一逻 辑信号控制单元选择逻辑0信号，并将逻辑0信号输出给DRAM的A13地址引脚，第二逻辑信号 控制单元选择A13逻辑信号，并将A13逻辑信号输出给DRAM的A14地址引脚，由于P型DRAM没 有A15地址引脚，因此第Ξ逻辑信号控制单元无需进行选择，运样便能使得P型DRAM的功能 得W完整适用，使用P型DRAM在降低系统成本的基础上，满足系统的性能需求。类似的，本实 施例中的切位控制电路也适用于K型DRAM、Q型DRAM和L型DRAM,此处不再寶述。该实施例中 切位控制电路的Ξ个逻辑信号输出单元可输出的逻辑信号如表1所示，Ξ个逻辑信号控制 单元根据DRAM的不同型号选择出的逻辑信号如表2所示。
[0071] 表1
[0075] 从上述实施例中可W看出，本实施例中的切位控制电路能够支持不同型号的 DRAM,且无需根据不同型号的DRAM选用或重制不同的印刷电路板，降低了设计成本，提升了 电路的适用性和兼容性。在切位控制电路支持不同型号的DRAM时，只需将DRAM的地址引脚 连接在相应的逻辑信号输出单元上，逻辑信号控制单元便可根据DRAM的型号自行选择与其 匹配的逻辑信号，无需多余元器件(如电阻）的选通信号，在一定程度上降低了物料成本，电 路布线简单，能够使电路的占用面积较小，从而使集成电路板更趋于精小化，符合目前市场 对电子产品精致化的要求。
[0076] 在一个实施例中，如图5所示，还提供了一种切位控制方法，该方法包括：
[0077] S100,逻辑信号控制单元接收与DRAM型号相匹配的切位控制信号，DRAM与逻辑信 号输出单元连接，逻辑信号输出单元与所述逻辑信号控制单元连接。
[0078] S200,逻辑信号控制单元接收输入的多种逻辑信号。
[0079] S300,逻辑信号控制单元根据切位控制信号从输入的多种逻辑信号中选择与切位 控制信号相匹配的逻辑信号，并将相匹配的逻辑信号传送至逻辑信号输出单元。
[0080] S400,逻辑信号输出单元将相匹配的逻辑信号输出给DRAM。
[0081] 本实施例中的切位控制方法，逻辑信号控制单元接收输入的多种逻辑信号和切位 控制信号，由于每种型号的DRAM的地址引脚对应的输入信号是固定的，因此主控忍片就可 W根据DRAM的型号输出合适的切位控制信号，逻辑信号控制单元从输入的多种逻辑信号中 选择与切位控制信号相匹配的逻辑信号，并将相匹配的逻辑信号通过逻辑信号输出单元输 出给DRAM,从而实现不同型号DRAM的应用，且其利用逻辑信号控制单元的选择功能代替了 电阻选通信号的功能，无需复杂的布线，只需简单的连接即可，因此可W有效的克服传统切 位控制电路布线困难的缺陷。同时，因为无需给元器件预留位置，且逻辑信号控制单元可W 为一个很小的元器件，所W还减小了集成电路板的面积，利用产品趋向精致化。并且其无需 额外的电阻等元器件，降低了设计成本。
[0082] 在一个实施例中，还包括：
[0083] SlOOa，第一逻辑信号控制单元接收DRAM的第一地址引脚的第一切位控制信号， DRAM的第一地址引脚与第一逻辑信号输出单元连接，第一逻辑信号输出单元与逻辑信号控 制单元连接。
[0084] S200a，逻辑信号控制单元接收输入的多种逻辑信号。
[0085] S300a，逻辑信号控制单元根据所述第一切位控制信号从输入的多种所述逻辑信 号中选择与所述第一切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至 所述第一逻辑信号输出单元。
[0086] S400a，第一逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述 第一地址引脚。
[0087] SlOOb，逻辑信号控制单元获取DRAM的第N地址引脚的第N切位控制信号，DRAM的第 N地址引脚与第N逻辑信号输出单元连接，第N逻辑信号输出单元与逻辑信号控制单元连接。
[0088] S200b，逻辑信号控制单元接收输入的多种逻辑信号。
[0089] S300b，逻辑信号控制单元根据所述第N切位控制信号从输入的多种逻辑信号中选 择与第N切位控制信号相匹配的逻辑信号，并将相匹配的逻辑信号传送至第N逻辑信号输出 单元。
[0090] S400b，第N逻辑信号输出单元将相匹配的逻辑信号输出给DRAM的第N地址引脚，其 中，N> 2。
[0091 ]在一个实施例中，所述逻辑信号控制单元接收的多种逻辑信号包括DRAM所需的所 有逻辑信号。
[0092] 在一个实施例中，还包括：
[0093] SllOa，第一逻辑信号控制单元获取DRAM的第一地址引脚的第一切位控制信号， DRAM的第一地址引脚与第一逻辑信号输出单元连接，第一逻辑信号输出单元与第一逻辑信 号控制单元连接。
[0094] S210a，第一逻辑信号控制单元接收输入的多种逻辑信号。
[00M] S310a，第一逻辑信号控制单元根据所述第一切位控制信号从输入的多种逻辑信 号中选择与所述第一切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至 所述第一逻辑信号输出单元。
[0096] S410a，第一逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述 第一地址引脚。
[0097] SllOb，第N逻辑信号控制单元获取所述DRAM的第N地址引脚的地址引脚的第N切位 控制信号，DRAM的第N地址引脚与第N逻辑信号输出单元连接，第N逻辑信号输出单元与所述 第N逻辑信号控制单元连接。
[0098] S210b，第N逻辑信号控制单元接收输入的多种逻辑信号。
[0099] S310b，第N逻辑信号控制单元根据所述第N切位控制信号从输入的多种逻辑信号 中选择与所述第N切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所 述第N逻辑信号输出单元。
[0100] S410b，第N逻辑信号输出单元将相匹配的逻辑信号输出给DRAM的第N地址引脚，其 中，N> 2。
[0101] 在一个实施例中，所述第一逻辑信号控制单元至所述第N逻辑信号控制单元接收 的所述逻辑信号的数量依次增加。
[0102] 由于此方法解决问题的原理与前述一种切位控制电路相似，因此该方法的实施可 W参见前述电路的实施，重复之处不再寶述。
[0103] 本领域普通技术人员可W理解实现上述实施例方法中的全部或部分流程，是可W 通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质 中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁 碟、光盘、只读存储记忆体（Read-Only Memoir，ROM)或随机存储记忆体（Random Access Memory，RAM)等。
[0104] 在一个实施例中，如图6所示，还提供一种控制器，包括主控忍片，还包括:逻辑信 号输出单元100,用于与DRAM连接。逻辑信号控制单元200,分别与主控忍片和逻辑信号输出 单元连接，用于接收主控忍片提供的多种逻辑信号和与DRAM型号相匹配的切位控制信号， 并根据切位控制信号从输入的多种逻辑信号中选择与切位控制信号相匹配的逻辑信号，并 将所述相匹配的逻辑信号传送至逻辑信号输出单元。逻辑信号输出单元100,还用于输出相 匹配的逻辑信号给DRAM。
[0105] 本实施例中的控制器具有切位控制电路具有的技术效果，此外，传统的切位控制 电路设置在控制器的外部，逻辑信号输出单元100输出的逻辑信号在距离DRAM较远的地方 就开始分叉，由于分叉点阻抗的变化，不可避免的会引起信号传输的反射，从而干扰DRAM端 接收信号的质量，严重影响控制器的性能，而本实施例中的切位控制电路是集成到控制器 中的，控制器直接和DRAM进行连接，距离很近，因此可W有效的降低信号传输时的反射，提 升DRAM端接收信号的质量，从而提成控制器的整体性能。
[0106] W上所述实施例的各技术特征可W进行任意的组合，为使描述简洁，未对上述实 施例中的各个技术特征所有可能的组合都进行描述，然而，只要运些技术特征的组合不存 在矛盾，都应当认为是本说明书记载的范围。
[0107] W上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并 不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来 说，在不脱离本发明构思的前提下，还可W做出若干变形和改进，运些都属于本发明的保护 范围。因此，本发明专利的保护范围应W所附权利要求为准。
【主权项】
1. 一种切位控制电路，其特征在于，所述电路包括： 逻辑信号输出单元，用于与DRAM连接； 所述逻辑信号控制单元，与所述逻辑信号输出单元连接，用于接收输入的多种逻辑信 号和与所述DRAM型号相匹配的切位控制信号，并根据所述切位控制信号从输入的多种所述 逻辑信号中选择与所述切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送 至所述逻辑信号输出单元； 所述逻辑信号输出单元，还用于输出所述相匹配的逻辑信号给所述DRAM。2. 根据权利要求1所述的切位控制电路，其特征在于，所述逻辑信号输出单元包括第一 逻辑信号输出单元至第N逻辑信号输出单元，其中N2 2; 所述第一逻辑信号输出单元至所述第N逻辑信号输出单元用于分别与所述DRAM相应的 地址引脚连接； 所述逻辑信号控制单元分别与所述第一逻辑信号输出单元至所述第N逻辑信号输出单 元连接，用于接收输入的多种逻辑信号和所述切位控制信号； 所述逻辑信号控制单元还用于根据所述切位控制信号从输入的多种逻辑信号中选择 与所述切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号通过相应的逻辑信号 输出单元传送至所述DRAM的相应地址引脚。3. 根据权利要求2所述的切位控制电路，其特征在于，所述逻辑信号控制单元接收的多 种逻辑信号包括DRAM所需的所有逻辑信号。4. 根据权利要求2所述的切位控制电路，其特征在于，所述逻辑信号控制单元包括第一 逻辑信号控制单元至第N逻辑信号控制单元，其中N2 2; 所述第一逻辑信号控制单元与所述第一逻辑信号输出单元连接，用于接收与所述第一 逻辑信号输出单元连接的所述DRAM的相应地址引脚的第一切位控制信号，并根据所述第一 切位控制信号从输入的多种逻辑信号中选择与所述第一切位控制信号相匹配的逻辑信号， 并将所述相匹配的逻辑信号传送至所述第一逻辑信号输出单元，所述第一逻辑信号输出单 元输出所述相匹配的逻辑信号至所述DRAM; 所述第N逻辑信号控制单元与所述第N逻辑信号输出单元连接，用于接收与所述第N逻 辑信号输出单元连接的所述DRAM的相应地址引脚的第N切位控制信号，并根据所述第N切位 控制信号从输入的多种逻辑信号中选择与所述第N切位控制信号相匹配的逻辑信号，并将 所述相匹配的逻辑信号传送至所述第N逻辑信号输出单元，所述第N逻辑信号输出单元输出 所述相匹配的逻辑信号至所述DRAM。5. 根据权利要求4所述的切位控制电路，其特征在于，所述第一逻辑信号控制单元至所 述第N逻辑信号控制单元接收的所述逻辑信号的数量依次增加。6. -种切位控制方法，其特征在于，所述方法包括： 逻辑信号控制单元接收与DRAM型号相匹配的切位控制信号，所述DRAM与逻辑信号输出 单元连接，所述逻辑信号输出单元与所述逻辑信号控制单元连接； 所述逻辑信号控制单元接收输入的多种逻辑信号； 所述逻辑信号控制单元根据所述切位控制信号从输入的多种逻辑信号中选择与所述 切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所述逻辑信号输出单 元； 所述逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM。7. 根据权利要求6所述的切位控制方法，其特征在于，还包括： 所述逻辑信号控制单元获取所述DRAM的第一地址引脚的第一切位控制信号，所述DRAM 的第一地址引脚与第一逻辑信号输出单元连接，所述第一逻辑信号输出单元与所述逻辑信 号控制单元连接； 所述逻辑信号控制单元接收输入的多种逻辑信号； 所述逻辑信号控制单元根据所述第一切位控制信号从输入的多种所述逻辑信号中选 择与所述第一切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所述第 一逻辑信号输出单元； 所述第一逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述第一地 址引脚； 所述逻辑信号控制单元获取所述DRAM的第N地址引脚的第N切位控制信号，所述DRAM的 第N地址引脚与第N逻辑信号输出单元连接，所述第N逻辑信号输出单元与所述逻辑信号控 制单元连接； 所述逻辑信号控制单元接收输入的多种逻辑信号； 所述逻辑信号控制单元根据所述第N切位控制信号从输入的多种所述逻辑信号中选择 与所述第N切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所述第N逻 辑信号输出单元； 所述第N逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述第N地址 弓丨脚，其中，N22〇8. 根据权利要求7所述的切位控制方法，其特征在于，所述逻辑信号控制单元接收的多 种逻辑信号包括DRAM所需的所有逻辑信号。9. 根据权利要求7所述的切位控制方法，其特征在于，还包括： 第一逻辑信号控制单元获取所述DRAM的第一地址引脚的第一切位控制信号，所述DRAM 的第一地址引脚与第一逻辑信号输出单元连接，所述第一逻辑信号输出单元与所述第一逻 辑信号控制单元连接； 所述第一逻辑信号控制单元接收输入的多种逻辑信号； 所述第一逻辑信号控制单元根据所述第一切位控制信号从输入的多种逻辑信号中选 择与所述第一切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所述第 一逻辑信号输出单元； 所述第一逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述第一地 址引脚； 第N逻辑信号控制单元获取所述DRAM的第N地址引脚的地址引脚的第N切位控制信号， 所述DRAM的第N地址引脚与第N逻辑信号输出单元连接，所述第N逻辑信号输出单元与所述 第N逻辑信号控制单元连接； 所述第N逻辑信号控制单元接收输入的多种逻辑信号； 所述第N逻辑信号控制单元根据所述第N切位控制信号从输入的多种逻辑信号中选择 与所述第N切位控制信号相匹配的逻辑信号，并将所述相匹配的逻辑信号传送至所述第N逻 辑信号输出单元； 所述第N逻辑信号输出单元将所述相匹配的逻辑信号输出给所述DRAM的所述第N地址 弓丨脚，其中，N22〇10. 根据权利要求9所述的切位控制方法，其特征在于，所述第一逻辑信号控制单元至 所述第N逻辑信号控制单元接收的所述逻辑信号的数量依次增加。11. 一种控制器，包括主控芯片，其特征在于，还包括： 逻辑信号输出单元，用于与DRAM连接； 逻辑信号控制单元，分别与所述主控芯片和所述逻辑信号输出单元连接，用于接收所 述主控芯片提供的多种逻辑信号和与所述DRAM型号相匹配的切位控制信号，并根据所述切 位控制信号从输入的多种所述逻辑信号中选择与所述切位控制信号相匹配的逻辑信号，并 将所述相匹配的逻辑信号传送至所述逻辑信号输出单元； 所述逻辑信号输出单元，还用于输出所述相匹配的逻辑信号给所述DRAM。
【文档编号】G06F13/16GK105824767SQ201610147999
【公开日】2016年8月3日
【申请日】2016年3月15日
【发明人】刘客, 李宏楷, 朱玮, 叶绍镇
【申请人】珠海全志科技股份有限公司