[0035]当ON信号为高电平时，表示便携式电脑为开机状态，此时第一或门ORl输出信号EN为高电平，第三功率开关闭合、第一功率开关和第二功率开关交替式导通，强制直流-直流转换器一直工作，不受负载接入检测电路JC2的影响。
[0036]当ON信号为低电平时，表示便携式电脑处于关机状态，如果开关型直流-直流转换器的初始状态为工作，当其通过轻载检测电路JCl检测到负载很小(即负载电流低于一定电流阈值)，可判断为空载，输出信号NOLOAD变为高电平，通过D触发器ffdr将输出信号ENA变为低电平，此时ON信号如仍为低电平，第一或门ORl输出信号EN变为低电平，导致降压型直流-直流转换器被关断，以节省功耗，此时终端设备的供电电路进入待机状态，低频振荡器LFOSC产生低频时钟信号LCK，以较低的占空比(例如1%，时钟周期50毫秒，高电平时间为500微秒)控制线性调压器LV间歇式工作，此时平均电流(IS3)消耗很小。可以如下计算:
[0037]如果线性调压器LV工作消耗电流为30微安，以1%占空比工作，其等效平均电流为30微安乘以1%，等于0.3微安。另外线性调压器LV间歇式启动时对输出电容(例如无电容情况，寄生电容以10pF计算)充电，则每一个LCK周期(例如50毫秒)进行充电一次，所消耗的电荷为10pF乘以5V，等于500p库仑，等效50毫秒周期内的平均电流为500p库仑除以50毫秒，等于10纳安。两个平均电流相加等于0.31微安，这样的耗电很小了，不会对便携式电脑电池的待机时间产生影响，一般系统各种漏电也会在这个数量级。为了设计平均耗电更小的终端设备的供电电路，还可以进一步减小线性调压器LV的工作电流，例如10微安，或者进一步减小其工作的占空比，例如0.1%。另外负载接入检测电路JC2的平均电流也可以设计得很小，且其也是以LCK的占空比间歇式工作，例如负载接入检测电路JC2的静态电流为10微安，设计LCK的占空比为1%，也仅贡献0.1微安平均电流，影响不大。其他的逻辑电流无静态电流消耗。
[0038]本供电电路在终端设备关机状态时能根据负载接入情况采用消耗最小的供电电路为负载供电，实现了在终端设备关机时能为负载充电的同时将终端设备的电池损耗降低到最小的目的，优化了能源的利用。
[0039]作为图2所示的负载接入检测电路JC2的一种简单变型，所述负载接入检测电路JC2包括第一比较器COMl、高频振荡器HF0SC、第一反相器INVl、第二反相器INV2、第二或门0R2、一个第一下降沿触发的D触发器和一个第二下降沿触发的D触发器；
[0040]所述线性调压器LV的采样电流输出端连接所述第一比较器COMl的反相输入端，一参考信号生成电路连接在所述第一比较器COMl的同相输入端，所述低频振荡器LFOSC的输出端连接所述第一反相器INVl的输入端，所述第一反相器INVl的输出端和所述第一比较器COMl的输出端分别连接所述第二或门0R2的两个输入端，所述第二或门0R2的输出端连接所述第一下降沿触发的D触发器的复位端和第二下降沿触发的D触发器的复位端，所述低频振荡器LFOSC的输出端还连接所述高频振荡器HFOSC的输入端，所述高频振荡器HFOSC的输出端连接所述第一下降沿触发的D触发器的时钟触发端，所述第一下降沿触发的D触发器的数据输入端连接其自身的反相输出端，所述第一下降沿触发的D触发器的输出端连接所述第二下降沿触发的D触发器的时钟触发端，所述第一比较器COMl的输出端连接所述第二反相器INV2的输入端，所述第二反相器INV2的输出端连接所述第二下降沿触发的D触发器的数据输入端，所述第二下降沿触发的D触发器的输出端为所述负载接入检测电路JC2的输出端。
[0041]参见图2，所述负载接入检测电路JC2还可以包括第一比较器C0M1、高频振荡器HF0SC、第一反相器INV1、第二反相器INV2、第二或门0R2、至少一个第一下降沿触发的D触发器组和一个第二下降沿触发的D触发器ffdf5，所述第一下降沿触发的D触发器组包括四个第一下降沿触发的D触发器ffdfl-ffdf4 ；
[0042]所述线性调压器LV的采样电流输出端连接所述第一比较器COMl的反相输入端，一参考信号生成电路连接在所述第一比较器COMl的同相输入端，所述低频振荡器LFOSC的输出端连接所述第一反相器INVl的输入端，所述第一反相器INVl的输出端和所述第一比较器COMl的输出端分别连接所述第二或门0R2的两个输入端，所述第二或门0R2的输出端连接第一个所述第一下降沿触发的D触发器ffdf的复位端和第二下降沿触发的D触发器ffdf5的复位端，最后一个第一下降沿触发的D触发器ffdf4的输出端连接所述第二下降沿触发的D触发器ffdf5的时钟触发端，任一所述第一下降沿触发的D触发器的数据输入端和反相输出端相连，且除最后一个第一下降沿触发的D触发器外的其他任一第一下降沿触发的D触发器的输出端连接下一第二下降沿触发的D触发器时钟触发端，所述低频振荡器LFOSC的输出端还连接所述高频振荡器HFOSC的输入端，所述高频振荡器HFOSC的输出端连接第一个所述第一下降沿触发的D触发器ffdf I的时钟触发端，所述第一比较器COMl的输出端连接所述第二反相器INV2的输入端，所述第二反相器INV2的输出端连接所述第二下降沿触发的D触发器ffdf5的数据输入端，所述第二下降沿触发的D触发器的输出端为所述负载接入检测电路JC2的输出端。
[0043]下降沿触发的D触发器，其复位端r为高电平时进行复位，复位将q端复位为低电平，qb端复位为高电平。当LCK信号为低电平时，反相器INVl输出为高电平，导致第二或门0R2的输出也为高电平，并将所有的D触发器复位，输出信号LOAD为低电平，此时表明线性调压器LV处于不工作的时段。IS3信号(来自线性调压器LV输出电流的电流采样信号)与IRl (参考电流)比较，产生比较信号IL，当IS3信号低于IRl时，IL为高电平，表示负载很轻或为零，经过第二或门0R2的复位信号RST为高电平，所有的下降沿触发的D触发器都被复位，LOAD信号为低电平。当IS3信号大于IRl信号时，第一比较器COMl输出IL为低电平，当LCK也为高电平时，RST为低电平，此时第一高频振荡器也开始工作(只有在输入是高电平时才开始工作)，产生高频振荡信号HCK，这里高频振荡器是相对本实用新型中的低频振荡器LFOSC而言，指其振荡信号的频率高于图1中低频振荡器LFOSC的振荡频率。一个高频振荡器输出信号HCK的振荡频率例子为I兆赫兹，也可以为其他设计值。D触发器根据HCK信号进行计数，当计满时，本实用新型中为32个HCK周期，LOAD信号变为高电平，表示检测到有负载。此处D触发器的个数为5个，但根据不同系统设计需要，可以选用更少或更多的D触发器，实现其他时间的计时。关于IS3信号，通常是以一定比例采样线性调压器LV的输出电流，例如采样比例为1/1000，如果参考电流IRl设计为0.01mA，则比较电流阈值为1000乘以0.01mA，等于10mA，即当线性调压器LV的输出电流大于10毫安时，表示检测到有负载。
[0044]作为图3所示的轻载检测电路JCl的一种简单变型，所述轻载检测电路JCl包括电流采样电路1C、第二比较器COM2、第三或门0R3、第三反相器INV3、第四反相器INV4、第二高频振荡器HF0SC2、一个第三下降沿触发的D触发器和一个第四下降沿触发的D触发器；
[0045]所述电流采样电路IC的输入端连接所述直流-直流转换器的采样电流输出端，所述电流采样电路IC的输出端连接所述第二比较器COM2的同相输入端，一参考信号生成电路连接所述第二比较器COM2的反相输入端，所述第一或门的输出端连接所述第二高频振荡器HF0SC2的输入端，所述第二高频振荡器HF0SC2的输出端连接所述第三下降沿触发的D触发器的时钟触发端，所述第一或门的输出端还连接所述第四反相器