换单元、第四A/D转换单元的初始化输入端连接，所述FPGA连接CPU。配合单板信号采集板的四个A/D转换单元，时钟同步板的三组时钟输出的每组具有四路时钟输出，一组时钟输出的四路经同步定时单元相位同步、幅度一致输出后分别与四个A/D转换单元的时钟输入连接。
[0023]具体的，所述FPGA包括逻辑处理单元、缓存器和控制器，逻辑处理单元的输入端连接所述接口电路，其输出端连接缓存器和控制器，所述缓存器的输出端连接控制器，所述控制器的输出端连接CPU。逻辑处理单元优选DDC逻辑处理单元，缓存器优选DDR缓存器，控制器优选PCIE控制器，逻辑处理单元完成对采集来的数据进行脉冲压缩处理，压缩处理后的数据一路缓存至缓存器中，一路经控制器处理后输出至CPU，控制器也可以读取缓存器中存储的数据。
[0024]具体的，为了提高运行速度，所述CPU包括并行工作的第一 CPU和第二 CPU，分别与所述第一 CPU和第二 CPU连接的设有第一存储器和第二存储器，与第一存储器和第二存储器连接的设有磁盘阵列。
[0025]第一 CPU、第二 CPU均采用Intel Xeon公司的E5-2680V系列处理器，FPGA采用Xilinx公司的Kintex_7系列xc7k325t_2ffg676可编程逻辑器件，DDR缓存器采用Micron公司的MT41J512M8RA缓存器，PCIE控制器采用Xilinx公司的7x——vl.9控制器。
[0026]基于采集系统的上述结构，其完成数据同步采集的技术规格如下:
[0027]※单板模拟通道数:8，系统模拟通道数:24 ；
[0028]※采样频率:100MHz ；
[0029]※量化位数:16bit ；
[0030]※输入信号频率范围:75MHz±100KHz ；
[0031]信噪比(SNR) 68dBc@70MHZ，lOOMsps 和-ldBFS ；
[0032]※SFDR:彡 80dBc@70MHZ，lOOMsps 和-ldBFS ；
[0033]※输入阻抗:50欧；
[0034]※最大输入信号幅度:10dBm ；
[0035]※通道间延迟..( 27ps ；
[0036]※通道间幅度一致性:< 0.5dB ;
[0037]※4GB DDR3板载存储。
[0038]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种多通道数据同步采集系统，其特征在于:包括第一信号采集板、第二信号采集板、第三信号采集板、CPU、时钟同步板，所述第一信号采集板、第二信号采集板、第三信号采集板三者的采样输入端外接模拟信号，三者的采样输出端连接CPU，所述时钟同步板的时钟输入端外接时钟信号，所述时钟同步板设有三组触发信号输出端，分别与第一信号采集板、第二信号采集板、第三信号采集板的时钟输入端连接。2.根据权利要求1所述的一种多通道数据同步采集系统，其特征在于:所述时钟同步板包括时钟同步单元、和同步定时单元，所述时钟同步单元设有三组触发信号输出，触发信号输出后经所述同步定时单元相位同步、幅度一致后输出。3.根据权利要求2所述的一种多通道数据同步采集系统，其特征在于:所述信号采集板包括第一 A/D转换单元、第二 A/D转换单元、第三A/D转换单元、第四A/D转换单元、FPGA、初始化单元，所述第一 A/D转换单元、第二 A/D转换单元、第三A/D转换单元、第四A/D转换单元四者的采样输入端均外接两路模拟信号，四者的采样输出端通过接口电路连接FPGA，所述初始化单元设有四路信号输出，分别与第一 A/D转换单元、第二 A/D转换单元、第三A/D转换单元、第四A/D转换单元的初始化输入端连接，所述FPGA连接CPU。4.根据权利要求3所述的一种多通道数据同步采集系统，其特征在于:所述第二信号采集板和第三信号采集板的内部结构与第一信号采集板的内部结构相同。5.根据权利要求4所述的一种多通道数据同步采集系统，其特征在于:所述FPGA包括逻辑处理单元、缓存器和控制器，逻辑处理单元的输入端连接所述接口电路，其输出端连接缓存器和控制器，所述缓存器的输出端连接控制器，所述控制器的输出端连接CPU。6.根据权利要求5所述的一种多通道数据同步采集系统，其特征在于:所述CPU包括并行工作的第一 CPU和第二 CPU，分别与所述第一 CPU和第二 CPU连接的设有第一存储器和第二存储器，与第一存储器和第二存储器连接的设有磁盘阵列。
【专利摘要】本实用新型提供一种多通道数据同步采集系统，其特征在于：包括第一信号采集板、第二信号采集板、第三信号采集板、CPU、时钟同步板，所述第一信号采集板、第二信号采集板、第三信号采集板三者的采样输入端外接模拟信号，三者的采样输出端连接CPU，所述时钟同步板设有三组同步时钟输出，分别与第一信号采集板、第二信号采集板、第三信号采集板的时钟输入端连接，所述CPU通过PCI总线与LAN连接。本实用新型实现了单板8通道、系统三十二通道信号的同步采集；实现多通道信号同步采集过程中能够减少采集板的数量，缩小整个系统的体积，压缩硬件成本；采集后的数据经脉冲压缩处理后再通过高速并行总线进行上传，提高系统运行速度；数据不间断传输，提升系统数据传输速率。
【IPC分类】G06F13/40
【公开号】CN205068383
【申请号】CN201520776534
【发明人】孙瑞玮
【申请人】江苏中科芯核电子科技有限公司
【公开日】2016年3月2日
【申请日】2015年10月9日