一种具有纠错功能的大容量存储装置的制造方法
【专利摘要】一种具有纠错功能的大容量存储装置，属于存储装置领域，包括数据输入模块、FPGA模块、存储模块和数据输出模块；所述数据输入模块、存储模块和数据输出模块均与FPGA模块相互连接；所述FPGA模块包括若干路编码控制模块和译码控制模块。于FPGA平台进行编解码控制，通过对编码控制模块和译码控制模块分别进行并行设置的改进，实现了对于大容量存储装置的纠错功能，从而提高存储数据的正确性和稳定性，同时也实现了大容量设备的读写速度的优化，且本实用新型所述的具有纠错功能的大容量存储装置结构简单，易于改进，适于推广使用。
【专利说明】
一种具有纠错功能的大容量存储装置
技术领域
[0001]本实用新型属于存储装置领域，尤其涉及一种具有纠错功能的大容量存储装置。
【背景技术】
[0002]随着科技的快速发展，尤其是互联网技术的迅猛发展，产生了大量的数据信息，为了保存这些数据，人们研制出了多种用于存储这些数据的存储设备，而且存储量是越来越大，当前所采用的大容量存储设备，由于所使用的存储介质为闪存介质，而闪存介质由于长时间操作或者其他原因在实用过程中会导致数据存储过程出错，对原有数据造成变动，影响了原有数据的还原性，从而严重影响到了对于数据的存储价值。
【发明内容】
[0003]本实用新型旨在解决上述问题，提供一种具有纠错功能的大容量存储装置。
[0004]本实用新型所述的一种具有纠错功能的大容量存储装置，包括数据输入模块、FPGA模块、存储模块和数据输出模块;所述数据输入模块、存储模块和数据输出模块均与FPGA模块相互连接;所述FPGA模块包括若干路编码控制模块和译码控制模块，所述编码控制模块和译码控制模块均经总线与存储模块相连接。
[0005]本实用新型所述的具有纠错功能的大容量存储装置，所述编码控制模块并行设置有8路，每路编码控制模块的位宽为8Bit，总线输出64bit，用于写入后端的存储模块;有效解决了 FPGA模块进行编解码过程中的资源有限问题。
[0006]本实用新型所述的具有纠错功能的大容量存储装置，所述译码控制模块并行设置4路。
[0007]本实用新型所述的具有纠错功能的大容量存储装置，所述译码控制模块包括伴随式计算模块、IBM迭代模块和chi en搜索模块。
[0008]本实用新型所述的具有纠错功能的大容量存储装置，所述chien搜索模块并行设置2路，提高了译码效率达到大容量存储设备速度平衡。
[0009]本实用新型所述的具有纠错功能的大容量存储装置，所述FPGA模块采用1024字节纠错40位的BCH编解码算法。
[0010]本实用新型所述的具有纠错功能的大容量存储装置，所述存储模块为Flash存储阵列。
[0011]本实用新型所述的具有纠错功能的大容量存储装置，基于FPGA平台进行编解码控制，通过对编码控制模块和译码控制模块分别进行并行设置的改进，实现了对于大容量存储装置的纠错功能，从而提高存储数据的正确性和稳定性，同时也实现了大容量设备的读写速度的优化，且本实用新型所述的具有纠错功能的大容量存储装置结构简单，易于改进，适于推广使用。
【附图说明】
[0012]图1为本实用新型所述具有纠错功能的大容量存储装置的结构示意图。
[0013]图2为本实用新型所述编码控制模块的设置示意图。
[0014]图3为本实用新型所述的译码控制模块的设置示意图。
[0015]图4为本实用新型所述的译码控制模块的结构示意图。
【具体实施方式】
[0016]本实用新型所述的一种具有纠错功能的大容量存储装置，如图1所示，包括数据输入模块、FPGA模块、存储模块和数据输出模块;所述数据输入模块、存储模块和数据输出模块均与FPGA模块相互连接;所述FPGA模块包括若干路编码控制模块和译码控制模块。
[0017]本实用新型所述的具有纠错功能的大容量存储装置，如图2所示所述编码控制模块并行设置有8路，每路编码控制模块的位宽为8Bit，总线输出64bit，用于写入后端的存储模块;有效解决了 FPGA模块进行编解码过程中的资源有限问题。如图3所示，所述译码控制模块并行设置4路，如图4所示，译码控制模块包括伴随式计算模块、IBM迭代模块和chien搜索模块。chien搜索模块并行设置2路，提高了译码效率，达到大容量存储设备速度平衡。所述FPGA模块采用1024字节纠错40位的BCH编解码算法。所述存储模块为Flash存储阵列。
[0018]用户数据通过数据输入模块进入到FPGA模块中并行设置的8路编码控制模块，并行位宽为8bi t，总线输出64bit，通过BCH编码算法对其进行编码处理后写入后端Flash存储阵列；在接收到数据利用的指令时，从Flash存储阵列调取相应的数据后，进入到FPGA模块中并行设置的4路译码控制模块，使用4路并行译码控制模块完成40bit译码控制，处理过程经过伴随式计算模块、IBM迭代模块以及chien搜索模块控制，由此导致纠错控制占用资源较多，本实用新型所述的存储装置使用流水线译码过程，并对chien搜索进行两级优化chien搜索，两级chien搜索是对8752bit分为两份进行同时搜索错误，使效率提高一倍，保证译码速度，从而提高了译码效率达到大容量存储设备速度平衡。
【主权项】
1.一种具有纠错功能的大容量存储装置，包括数据输入模块、FPGA模块、存储模块和数据输出模块;所述数据输入模块、存储模块和数据输出模块均与FPGA模块相互连接;其特征在于:所述FPGA模块包括若干路编码控制模块和译码控制模块;所述编码控制模块和译码控制模块均经总线与存储模块相连接。2.根据权利要求1所述的具有纠错功能的大容量存储装置，其特征在于:所述编码控制模块并行设置有8路。3.根据权利要求1或2所述的具有纠错功能的大容量存储装置，其特征在于:所述译码控制模块并行设置4路。4.根据权利要求3所述的具有纠错功能的大容量存储装置，其特征在于:每路编码控制模块的位宽为8Bit。5.根据权利要求4所述的具有纠错功能的大容量存储装置，其特征在于:所述FPGA模块采用1024字节纠错40位的BCH编解码算法。6.根据权利要求5所述的具有纠错功能的大容量存储装置，其特征在于:所述存储模块为Flash存储阵列。
【文档编号】G06F3/06GK205540680SQ201521118806
【公开日】2016年8月31日
【申请日】2015年12月30日
【发明人】罗韡, 汪艳婷
【申请人】西安奇维科技股份有限公司