一种大容量NOR Flash存储芯片及其扩展方法
【技术领域】
[0001]本发明涉及电子技术领域，尤其涉及一种大容量NOR Flash存储芯片及其扩展方法。
【背景技术】
[0002]NOR Flash是现在市场上主要的非易失闪存技术之一。NOR Flash芯片具有可靠性高、体积小、密度大、可擦除、可重写等优点，并且N0R地址线和数据线分开，所以N0R芯片可以像SRAM —样连在数据线上。N0R芯片的使用也类似于通常的内存芯片，它的传输效率很高，可执行程序可以在芯片内执行，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。由于N0R的这个特点，嵌入式系统中经常将N0R芯片做启动芯片使用。因此NOR Flash作为一种存储器在信息技术设备上得到越来越广泛的应用。
[0003]在以太网交换机的硬件电路中，NOR Flash既可用作存储启动代码和嵌入式操作系统的启动Flash，也可以用作存储关键配置参数和重要用户数据的应用Flash。但是对于大容量，如16Mbit以上的场合，单片的NOR Flash芯片还很难做到，或者即使能做到的话，对于普通用户而言要么不方便购买，要么是供货不稳定。但是对于小容量的NOR Flash芯片，其购买比较容易，供货也比较稳定。因此，提供一种由小容量的NOR Flash芯片构成的大容量存储芯片，成为目前亟待解决的问题。
【发明内容】
[0004]鉴于上述问题，本申请记载了一种大容量NOR Flash存储芯片，所述存储芯片包括:
[0005]若干个NOR Flash芯片，用以存储数据；
[0006]复杂可编程逻辑器件，所述复杂可编程逻辑器件的10 口与所述NOR Flash芯片的地址引脚和控制引脚相连，用以根据地址信息向相应的NOR Flash芯片输送使能信号；
[0007]CPU，与所述复杂可编程逻辑器件的10 口相连以及通过数据线与NOR Flash芯片相连，用以向所述复杂可编程逻辑器件发送所述地址信息。
[0008]较佳的，所述存储芯片还包括:
[0009]测试单元，与所述复杂可编程逻辑器件相连，用以对所述复杂可编程逻辑器件进行测试；
[0010]时钟单元，与所述复杂可编程逻辑器件相连，用以向所述复杂可编程逻辑器件输送时钟信号。
[0011]较佳的，所述测试单元包括与所述复杂可编程逻辑器件相连的JTAG接口，所述JTAG接口的第四脚接入固定电压。
[0012]较佳的，所述测试单元还包括第一电阻、第二电阻以及第三电阻，所述第一电阻和所述第二电阻一端均接入固定电压，另一端均与所述JTAG接口以及所述复杂可编程逻辑器件相连；所述第三电阻的一端接地，另一端与所述JTAG接口以及所述复杂可编程逻辑器件相连。
[0013]较佳的，所述时钟单元为晶体振荡器，所述晶体振荡器的一端接入固定电压，另一端与所述复杂可编程逻辑器件相连。
[0014]较佳的，所述固定电压为3.3V。
[0015]较佳的，所述复杂可编程逻辑器件的型号为EPM240T100 ;所述NOR Flash芯片的型号为 SST39VF040。
[0016]本发明还提供了一种大容量NOR Flash存储芯片的扩展方法，所述方法包括步骤:
[0017]当需要读取或写入数据时，CPU向复杂可编程逻辑器件发送读取或写入数据所需地址的地址信息；
[0018]所述复杂可编程逻辑器件判断所述地址信息所对应的NOR Flash芯片；
[0019]所述复杂可编程逻辑器件向所述NOR Flash芯片的控制管脚输入使能信号；
[0020]从所述NOR Flash芯片中读取数据或在所述NOR Flash芯片中写入数据。
[0021]较佳的，当从所述NOR Flash芯片中读取数据后，所述NOR Flash芯片通过数据线将所述数据传递至所述CPU。
[0022]上述技术方案具有如下优点或有益效果:一种大容量NOR Flash存储芯片及其扩展方法中，CPU通过CPLD扩展NOR Flash, CPU原有的程序无需变更。在实际应用中，可根据实际需要，决定扩展NOR Flash的数量。与现有技术相比本发明可以较为方便的使用多个容量较小的NOR Flash应用于需要大容量NOR Flash容量的场合，并且可以根据实际需要决定扩展NOR Flash的数量。容量较小的NOR Flash货源较多，价格较为便宜，本发明可以有效的降低成本。
【附图说明】
[0023]参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
[0024]图1为本发明一种大容量NORFlash存储芯片的结构示意图一；
[0025]图2为本发明一种大容量NORFlash存储芯片的结构示意图二 ；
[0026]图3为本发明一种大容量NORFlash存储芯片的电路图；
[0027]图4为本发明一种大容量NORFlash存储芯片的扩展方法的流程示意图。
【具体实施方式】
[0028]下面结合附图和具体实施例对本发明一种大容量NOR Flash存储芯片及其扩展方法进行详细说明。
[0029]实施例一
[0030]如图1所示，一种大容量NOR Flash存储芯片，包括:
[0031 ] CPU，用以将地址信息发送至CPLD中；
[0032]CPLD (Complex Programmable Logic Device，复杂可编程逻辑器件)，与所述 CPU相连，用以根据所述地址信息控制相应的NOR Flash芯片；
[0033]若干个NOR Flash芯片，均分别与所述CPLD以及CPU相连，用以存储数据。
[0034]具体来说，存储芯片中包括多个小容量的NOR Flash芯片，所有的小容量NORFlash芯片的均与CPLD相连。具体来说，CPU的NOR Flash接口与CPLD的10引脚相连，同时NOR Flash芯片的地址引脚和控制引脚也与CPLD的10引脚相连，NOR Flash芯片通过数据线与CPU相连。当CPU需要从存储芯片中读取数据时，CPU通过与CPLD相连的地址线发送地址信息至CPLD，CPLD接收到该地址信息后，判断该地址信息对应的地址范围属于哪个NOR Flash芯片，然后向该NOR Flash芯片的控制引脚输送使能电压。最后，该NOR Flash芯片将相应的数据通过与CPU相连的数据线传递至CPU。
[0035]如图2所示，所述大容量NOR Flash存储芯片还包括