存储设备中的访问抑制的制作方法
【技术领域】
[0001 ] 本公开涉及控制对存储设备的访问。
【背景技术】
[0002]已知的是提供具有存储设备的数据处理装置，所述存储设备具有一个或多个存储单元，在所述储存单元中能够存储数据项目(具有关联存储地址)。例如，存储设备是组相关缓存(set-associative cache)，可以将给定数据项目存储在该组相关缓存的多个线路中的任一线路内。
[0003]在这种情况下，还知道的是为了减小存储设备的整体访问时间，在明确知道所请求的数据项目被存储在存储设备的储存单元中的哪个储存单元之前，在这些储存单元中的每一储存单元中开始读取过程。例如，在诸如组相关的上下文中，已知的是执行来自的所有线路的读取过程，并且依赖于命中标签(所请求的数据项目的存储地址和存储地址的存储标签部分之间的匹配)以从多个线路读出的数据项目中的每一个选择正确的数据项目。然而，这种技术存在以下缺点:除了针对实际存储该数据项目的储存单元执行的读取过程之夕卜，在执行来自“其它”储存单元(其中实际上没有存储所请求的数据项目)的读取过程中消耗附加能量。
[0004]为了试图减少具有多个储存单元的存储设备的能量消耗，还知道的是试图预测存储所请求的数据项目的储存单元，使得仅访问该储存单元，并且不消耗与访问未存储该数据项目的其它储存单元相关的附加能量。例如，在上述组相关缓存的上下文中，已知多种“线路预测”技术，所述“线路预测”技术确定存储所请求的数据项目的线路并仅开始与这种线路有关的访问。然而，这些技术具有如下缺点:线路预测增加在存储器中检索数据所花费的总时间，这是由于完成线路预测的附加时间可以延迟存储器访问的开始。
【发明内容】
[0005]根据第一方面，提供了一种存储设备，包括:多个储存单元；以及访问控制电路，配置为接收访问请求，并响应于该访问请求在多个储存单元中的每一储存单元中开始访问过程，其中所述访问控制电路配置为在已经开始访问过程之后接收访问停止信号，并且所述访问控制电路配置为响应于所述访问停止信号，开始访问抑制以便抑制在多个储存单元中的至少一个储存单元中的访问过程。
[0006]本技术提供了一种存储设备，其中通过将访问控制电路配置为响应于接收到的访问请求(例如，来自试图寻求访问存储在存储设备中的数据项目的处理器)，开始多个储存单元中的每一个(全部)中的访问过程，来促使快速访问存储设备。访问请求可以是读取访问请求或可以是写入访问请求。然而，由于访问控制电路可以在已经开始访问过程之后接收访问停止信号，并响应于该访问停止信号来抑制在多个储存单元中的至少一个中的访问过程，因此也可以减小由存储设备消耗的动态功率。因此，尽管由于访问过程已经启动的事实而导致存储设备已消耗一部分动态功率，通过对多个储存单元中的至少一个(例如，当已经识别了存储所请求的数据项目的储存单元时，随后认识到没有存储该数据项目的储存单元中的除此之外的全部单元)中的访问过程的抑制，可以节约动态功率。应注意，访问控制单路可以独立于提供对所有储存单元的访问控制的多个储存单元，形成存储设备的单独组件，或可以分布在向每个储存单元提供专门访问控制的多个储存单元之间。
[0007]可以在多个线路中执行对访问过程的抑制，但是在一些实施例中，多个储存单元中的每一个包括字线电路(wordline circuitry)，所述字线电路配置为响应于访问请求激活所选择的字线作为访问过程的一部分；并且所述存储设备还包括字线抑制电路，配置为响应于访问停止信号抑制所选择的字线。因此，在访问过程依赖于被激活的所选择字线的情况下(例如，增加至预定电压)，可以通过抑制所选择字线(例如，通过将所选字线恢复至未激活状态(例如，到逻辑零值))，来抑制访问过程的其它进程。可以按照多种方式执行对所选择字线的抑制，但是在一些实施例中，所述字线抑制电路配置为响应于访问停止信号将所选字线与固定电压相连。例如，所述字线抑制电路可以包括到存储设备中的电压轨(例如，接地(VSS)轨)的可选性连接。
[0008]备选地或附加地，可以相对于存储设备中的读出放大器电路执行对访问过程的抑制，在一些实施例中，多个储存单元中的每一个包括读出放大器电路，并且所述存储设备配置为响应于执行访问过程的访问请求来激活读出放大器电路，所述存储设备还包括读出放大器抑制电路，配置为响应于访问停止信号抑制读出放大器电路。通常由读出放大器电路产生响应于读取访问请求从每个储存单元读取的数据，其中通常一旦储存单元中的位线已经放电到有可能令读出放大器电路根据这些位线之间的电压差确定所存储的数据值的点，便激活该读出放大器电路；并且将读出放大电路用于产生输出数据值通常表示储存单元在执行访问过程中消耗较多的动态功率(部分还由于改变数据值同样引起输出驱动器切换)。因此抑制读出放大器电路可以避免消耗这种动态功率，具体地如果可以在激活读出放大器电路之前访问停止信号生效。
[0009]读出放大器抑制电路可以按照多种方式抑制读出放大器电路，但是在一些实施例中，读出放大器电路配置为当放大器使能信号维持(asserted)时是激活，并且所述读出放大器抑制电路配置为响应于访问停止信号将读出放大器使能信号连接到固定电压。当读出放大器电路需要维持使能信号以便激活时，将使能信号与固定电压(当读出放大器使能信号为高电平有效时接地，或当读出放大器使能信号为低电平有效时为逻辑高值)相耦接可以有效地禁用读出放大器电路，并防止由读出放大器电路的操作消耗任何显著其它动态功率。
[0010]存储设备可以采取多种形式，但是在一些实施例中，存储设备是与数据处理器联合提供的一级缓存(first level cache)。通常需要的是非常快速地接收来自一级缓存的响应，因此有利的是不会由于对访问数据项目的精确存储位置(例如，以组相关缓存的形式)的不确定性而导致这种响应性延迟，如本技术所支持的。
[0011]多个储存单元可以采用多种形式，但是在一些实施例中，存储设备是多路组相关缓存，并且多个储存单元是所述多路组相关缓存的多个线路。可以在多条线路的任一线路中发生以这种方式将数据项目存储在多路组相关存储设备中，但是当存储设备首先接收到访问请求时，存储特定数据项目的线路通常是不可知的，除非延迟了提供访问请求，同时执行一些线路预测。本技术支持向存储设备提供未延迟的访问请求，但是仍得益于存储设备随后接收到后期停止信号(诸如，预测线路信号)，因此仍减小存储设备的动态功率消耗。
[0012]在多路组相关缓存中，可以按照多种方式执行访问抑制，但是在一些实施例中，多种线路中的每一个线路包括标签储存单元和数据储存单元，并且所述访问控制电路配置为在所述多个储存单元中的至少一个标签储存单元中开始访问抑制。因此，在执行标签检索和比较(相对于要执行的访问请求的存储地址的至少一个部分)的情况下，可以通过抑制在至少一个标签储存单元中执行的访问过程的一部分来实现节约动态功率。
[0013]备选地或附加地，在一些实施例中，多个线路中的每一个线路包括标签储存单元和数据储存单元，并且所述访问控制电路配置为在多个储存单元中的至少一个数据储存单元中开始访问抑制。在将来自多种线路的数据项目初始检索为访问过程的一部分的情况下，可以通过抑制从至少一个数据储存单元检索数据项目，来节省动态功率。
[0014]在一些实施例中，所述访问控制单路配置为在多个储存单元中的每一个储存单元中产生内部时钟信号，以便控制访问过程的时序，并且所述访问控制电路配置为在已经产生了内部时钟信号的第一边沿之后开始访问抑制。在针对每个储存单元产生内部时钟信号以便控制访问过程的时序的情况下，例如该内容时钟信号的第一边沿(例如，上升沿)通常发信号通知该储存单元中的访问过程的起点，以下情况是有利的:访问抑制可以在开始于该点之后(即，在内部时钟信号的第一边沿之后开始的访问过程不是原子级别的，实际上可以是被中断)，这是由于这样提供即使在这种较晚阶段仍节省动态功率的机会。
[00