磁性随机访问存储器及其制造方法
【技术领域】
[0001] 本发明涉及磁性随机访问存储器技术，尤其涉及一种磁性随机访问存储器及其制 造方法。
【背景技术】
[0002] 磁性随机访问存储器（MRAM, Ma即eto resistive Random Access Memory)是可 W 和相变随机访问存储器（Phase化ange RAM)、阻变式随机访问存储器（RRAM)等相竞争的 一种主要的新型非挥发性存储器。磁隧道结（MTJ, Ma即etic化nnel化nction)是MRAM中 的数据存储位置。MRAM的性能可W和SRAM相提并论，例如具有较高的就绪/写入（ready/ write)速度。MRAM的耐久性远胜于闪存。但是，MRAM的劣势在于等比例缩放的能力较差、 成本较高等。
[0003] MRAM制造工艺将常规的逻辑器件制造工艺和特定的MTJ制造工艺结合在一起。 目前，MTJ制造工艺存在多种问题，其中最严重的问题是MTJ的形貌会导致通孔沉陷（via landing)，由于通孔的尺寸通常大于MTJ的尺寸，MTJ的形貌（profile)不好会导致通孔沉 陷。通孔沉陷将导致MTJ的上电极和下电极短路。目前，MTJ的短路问题造成了 30 %~50 % 的良率损失。
[0004] 下面结合图1至图7对现有技术中的一种MRAM的制造方法进行说明。
[0005] 参考图1，提供半导体衬底10,该半导体衬底10中形成有下层互连结构11。该半 导体衬底10包括单元（cell)区I和外围（periphery)区II。
[0006] 在单元区I内的半导体衬底10上形成磁隧道结12,该磁隧道结12的底部与下层 互连结构11电连接。
[0007] 参考图2,沉积渗碳氮化娃（NDC)层13,该渗碳氮化娃层13覆盖磁隧道结12 W及 半导体衬底10的表面。
[0008] 参考图3,沉积黑钻石度D)层14,该黑钻石层14覆盖渗碳氮化娃层13,该黑钻石 层14的厚度例如是6600 A..
[0009]参考图4,对黑钻石层14进行化学机械抛光（CMP)，对其表面进行平坦化，并使其 厚度适当减小。例如，化学机械抛光后的黑钻石层14的厚度是4050 A。
[0010] 参考图5,对黑钻石层14和渗碳氮化娃层13进行刻蚀，在单元区I内形成通孔 (via) 151，该通孔151的底部暴露出磁隧道结12,在外围区II内形成通孔152,该通孔152 的底部暴露出下层互连结构11。
[0011] 参考图6,对黑钻石层14进行刻蚀，在单元区I内形成互连线（wire)沟槽161，在 外围区II内互连线沟槽162。其中，互连线沟槽161和通孔151连通，互连线沟槽162和通 孔152连通。
[0012] 参考图7,在互连线沟槽和通孔中填充导电材料，例如电锥铜，并进行化学机械抛 光，从而形成上层互连结构17。
[0013] 其中，图5所示的步骤中，刻蚀形成的通孔151需要暴露出下方的磁隧道结12的 顶部，但由于磁隧道结12的形貌，往往会导致在通孔151中填充导电材料后，造成磁隧道结 12的短路。
[0014] 现有技术中，解决通孔沉陷问题的方法主要有：改良MTJ的形貌，尤其是MTJ的顶 部形貌，W避免通孔沉陷；通过调节光刻和刻蚀工艺缩小通孔的尺寸，但是在较深的通孔 中，有很高的风险会导致通孔刻蚀停止。
[0015] 到目前为止，上述两种方法都不能很好地解决通孔沉陷导致的MTJ短路问题，因 此，急需一种新的方法来解决该问题。
【发明内容】
[0016] 本发明要解决的技术问题是提供一种磁性随机访问存储器及其制造方法，能够避 免通孔沉陷导致的MTJ短路问题。
[0017] 为解决上述技术问题，本发明提供了一种磁性随机访问存储器，包括：
[0018] 半导体衬底，该半导体衬底包括并列的单元区和外围区，所述单元区上形成有磁 隧道结；
[0019] 介质层，覆盖所述单元区、外围区W及磁隧道结；
[0020] 通孔，位于所述外围区内的介质层中；
[0021] 互连线沟槽，分布于所述单元区和外围区内，其中，位于所述单元区内的互连线沟 槽的底部直接暴露出所述磁隧道结的顶部，位于所述外围区内的互连线沟槽与所述通孔 连通；
[0022] 上层互连结构，填充在所述通孔和互连线沟槽内。
[0023] 根据本发明的一个实施例，在刻蚀形成所述互连线沟槽时，通过控制刻蚀时间来 控制刻蚀厚度W避免沉陷。
[0024] 根据本发明的一个实施例，所述介质层为叠层结构，包括：
[00巧]刻蚀停止层，覆盖所述单元区、外围区W及磁隧道结；
[0026] 低k材料层，覆盖所述刻蚀停止层。
[0027] 根据本发明的一个实施例，所述刻蚀停止层的材料为渗碳氮化娃，所述低k材料 层的材料为黑钻石。
[0028] 根据本发明的一个实施例，所述半导体衬底内具有下层互连结构，该下层互连结 构分布于所述单元区和外围区内，其中，位于所述单元区内的下层互连结构与所述磁隧道 结的底部电连接，位于所述外围区的下层互连结构与所述上层互连结构电连接。
[0029] 为解决上述问题，本发明还提供了一种磁性随机访问存储器的制造方法，包括：
[0030] 提供半导体衬底，该半导体衬底包括并列的单元区和外围区，所述单元区上形成 有磁隧道结；
[0031] 在所述半导体衬底上形成介质层，该介质层覆盖所述单元区、外围区W及磁隧道 结；
[0032] 对所述介质层进行刻蚀，W形成通孔和互连线沟槽，其中，所述通孔仅分布于所述 外围区内，所述互连线沟槽分布于所述单元区和外围区内，位于所述单元区内的互连线沟 槽的底部直接暴露出所述磁隧道结的顶部，位于所述外围区内的互连线沟槽与所述通孔连 通；
[0033] 在所述通孔和互连线沟槽中填充导电材料，W形成上层互连结构。
[0034] 根据本发明的一个实施例，形成所述通孔和互连线沟槽的方法包括：
[0035] 刻蚀所述外围区内的介质层，W在所述外围区内形成所述通孔；
[0036] 刻蚀所述外围区和单元区内的介质层，W在所述单元区和外围区内形成所述互连 线沟槽。
[0037] 根据本发明的一个实施例，形成所述介质层包括：
[0038] 形成刻蚀停止层，该刻蚀停止层覆盖所述单元区、外围区W及磁隧道结；
[0039] 形成低k材料层，该低k材料层覆盖所述刻蚀停止层。
[0040] 根据本发明的一个实施例，在形成所述通孔之前还包括：将所述磁隧道结上方的 低k材料层的厚度调节为预设厚度。
[0041] 根据本发明的一个实施例，将所述磁隧道结上方的低k材料层的厚度调节为预设 厚度包括：
[0042] 对所述低k材料层进行平坦化处理，至暴露出覆盖在所述磁隧道结顶部的刻蚀停 止层；
[0043] 在平坦化后的低k材料层上沉积低k材料W使得该低k材料层的厚度增大，至所 述磁隧道结上方的低k材料层的厚度为该预设厚度。
[0044] 根据本发明的一个实施例，所述刻蚀停止层的材料为渗碳氮化娃，所述低k材料 层的材料为黑钻石。
[0045] 根据本发明的一个实施例，所述半导体衬底内具有下层互连结构，该下层互连结 构分布于所述单元区和外围区内，其中，位于所述单元区内的下层互连结构与所述磁隧道 结的底部电连接，位于所述外围区的下层互连结构与所述上层互连结构电连接。
[0046] 与现有技术相比，本发明具有W下优点：
[0047] 本发明实施例的磁性随机访问存储器的形成方法中，仅在MTJ上方形成互连线沟 槽而不形成通孔，MTJ的顶部直接与互连线沟槽内的上层互连结构电连接，由此可W避免刻 蚀通孔时的沉陷问题，从而克服了通孔沉陷导致的MTJ短路问题。
【附图说明】
[0048] 图1至图7示出了现有技术中一种MRAM制造方法中各步骤对应的剖面结构示意 图；
[0049] 图8示出了本实施例的MRAM的制造方法的流程示意图；
[0050] 图9至图16示出了本实施例的MRAM的制造方法中各步骤对应的剖面结构示意 图。
【具体实施方式】
[0051] 下面结合具体实施例和附图对本发明作进一步说明，但不应W此限制本发明的保 护范围。
[0052] 参考图8,本实施例的MRAM的制造方法包括如下步骤：
[0053] 步骤S21，提供半导体衬底，该半导体衬底包括并列的单元区和外围区，所述单元 区上形成有磁隧道结；
[0054] 步骤S22,在所述半导体衬底上形成介质层，该介质层覆盖所述单元区、外围区W 及磁隧道结；
[00巧]步骤S23,对所述介质层进行刻蚀，W形成通孔和互连线沟槽，其中，所述通孔仅分 布于所述外围区内，所述互连线沟槽分布于所述单元区和外围区内，位于所述单元区内的 互连线沟槽的底部直接暴露出所述磁隧道结的顶部，位于所述外围区内的互连线沟槽与所 述通孔连通；
[0056] 步骤S24,在所述通孔和互连线沟槽中填充导电材料，W形成上层互连结构。
[0057] 下面结合图9至图16进行详细说明。
[0058] 参考图9,提供半导体衬底20,该半导体衬底20可W包括并列的单元区I和外围 区II。其中，单元区I用于形成多个MRAM存储单元，外围区II用于形成MRAM的外围电路或 者其他适当的电路结构。
[0059] 半导体衬底20内可W形成有下层互连结构21。半导体衬底20可W采用半导体制 造领域中的常规结构，例如，该半导体衬底20可W包括娃材质的衬底W及位于衬底上的层 间介质层，该下