S模式二次雷达自适应匹配目标的点名方法
【技术领域】
[0001]本发明属于空中交通管制雷达领域，具体涉及一种S模式二次雷达自适应匹配目标的点名方法。
【背景技术】
[0002]二次监视雷达(SSR)系统被应用于空中交通管制(ATC)中的雷达系统以及机载防撞系统(ACAS)中的雷达系统内，以实现对军民航飞机的飞行态势的实时监视和为管制员提供雷达数据，从而便于对目标飞机进行空中交通管制。
[0003]S模式的二次监视雷达系统，是在上述传统二次监视雷达的基础上，为空中交通管制自动化提供了增强型的监视与通讯的能力。S模式的二次监视雷达系统可以采用点名呼叫的方式与飞机进行通讯，相对于常规模式的二次雷达大大降低了应答干扰，从而提高了询问效率。目前，国内外在上述点名呼叫以匹配目标的算法上，多采用扇区匹配的方法，SP:计算天线覆盖的扇区，将扇区内以及前后扇区的所有目标直接都抽取出来进行点名。这样做的缺点在于很多不在天线覆盖范围内的目标也参与了点名，增加了点名负担，导致系统不必要开销。同时，现有技术对点名目标未进行优先级设置，致使一旦点名周期内无法完成所有目标的点名任务，就致使必须要通过点名才能获取信息的目标丢失，从而给空中交通管制产生不利影响。如何能够研发出一种新的S模式二次雷达自适应匹配目标的点名方法，能够精确地估计可以参与点名的目标，同时对参与点名的目标按照特定方式进行排序，以在保证其点名呼叫效果的同时，针对性的提升其时间利用率和点名效率，为本领域近年来所亟待解决的技术难题。
【发明内容】
[0004]本发明的目的为克服上述现有技术的不足，提供一种更为高效快捷的一种S模式二次雷达自适应匹配目标的点名方法，本方法能够精确地估计可以参与点名的目标，同时对参与点名的目标按照其特征属性向量方程值进行排序，以提升其时间利用率和点名效率。
[0005]为实现上述目的，本发明采用了以下技术方案:
[0006]—种S模式二次雷达自适应匹配目标的点名方法，其特征在于:本点名方法由基于FPGA而并行建立的点名列表维护模块和点名控制模块组成，其中:
[0007]点名列表维护模块的工作流程为:
[0008]1)、接收二次雷达数据处理分机发送的目标信息，计算目标所属扇区；
[0009]2)、通过扇区索引表索引扇区点名链表，比较该目标和扇区内其他目标的方位、距离，按照方位由小到大，距离由近及远的准则，更新该目标所在扇区点名链表；
[0010]点名控制模块的工作步骤为:
[0011]I)、当点名触发到来时，获取天线机械方位角；
[0012]2)、计算天线覆盖范围的方位前沿和方位后沿所属扇区，通过扇区索引表索引被点名列表维护模块更新后的扇区点名链表，查找扇区点名链表，并抽取出属于天线波束覆盖范围内的目标；
[0013]3)、按照目标的特征向量方程值从大到小进行排序，计算出每一个目标的发射时刻和接收时刻，将计算出的信息发送给二次雷达的编解码模块和时序产生模块。
[0014]所述通过扇区索引表索引扇区点名链表，其工作步骤为:将雷达覆盖的全空域划分为若干扇区，对目标进行分扇区管理，属于同一扇区的目标通过链表的数据结构连接成扇区点名链表。
[0015]扇区索引表和扇区点名链表以FPGA分配ram资源建立；所述扇区索引表，其地址是扇区号，内容是本扇区点名链表首目标地址，用于索引本扇区的点名链表；全空域的扇区点名链表使用同一个ram，FPGA为每一个目标分配固定大小的存储空间，将接收到的目标顺序存储在ram中；同一个扇区的目标，首目标地址存储在扇区索引表中；每一个目标的存储空间中存储下一个目标地址，用于索引下一个目标；最后一个目标存储的下一目标地址为结束地址。
[0016]ram的全O地址为结束地址，ram的全O地址指向的空间不存储信息。
[0017]所述按照目标的特征向量方程值从大到小进行排序，其工作步骤为:对参与点名的目标按照各自的特征向量方程值进行排序，保证紧急目标的优先点名权；将每一个目标的特征向量按照指定权重相加，依据结果从大到小的顺序对目标进行排序。
[0018]各目标组特征向量及特征向量权重值包括:已经丢失I帧或2帧、权重为:64 ;通过外推预测下一帧会交叠、权重为:32 ;近区切向飞行目标、权重为:16 ;远区切向飞行、权重为8 ;超远区切向飞行、权重为:4 ;逆时针飞行、权重为:2 ;上一个点名周期漏点、权重为:1。
[0019]所述计算出每一个目标的发射时刻和接收时刻，其工作步骤为:将按照目标的特征向量方程值排序后的目标顺序取出，设置第一个目标的发射时刻为发射O时刻，计算其接收时刻；下一个目标的接收时刻以前一个目标的接收时刻为准，以不发生交叠为条件进行计算，计算出接收时刻后，再通过该目标的距离倒推发射时刻；此后每一个目标均按照先计算出接收时刻，再计算发射时刻的方法进行计算；其计算方式为:
[0020]令第一个发射目标Pl的发射时刻SencLPl为O时刻，通过目标信息中携带的外推距离计算出Pl的接收时刻Recv_Pl，对于下一个发射目标Ρ2，先计算其接收时刻Recv_P2，Recv_P2以Recv_Pl为参考进行计算，即:
[0021]Recv_P2 = Rec v_PI+Re cv_PuIse+ff_PI+ff_P2+Re cv_gap
[0022]上式中，Recv_Pulse是接收脉冲长度；
[0023]ff_Pl是Pl的距离波门对应的时间长度；
[0024]ff_P2是P2的距离波门对应的时间长度；
[0025]Recv_gap是为了确保接收脉冲不混迭设置的接收脉冲保护长度；
[0026]P2的发射时刻即为接收时刻减去目标信息中携带的外推距离对应的时间长度；
[0027]通过上式推算出第N个目标的接收时刻计算公式为:
[0028]Recv_Pn = Recv_P(n-1)+Recv_Pulse+ff_Pn+ff_P(n-1)+Recv_gap
[0029]所述第N个目标的发射时刻为上述Recv_Pn式中计算出的接收时刻减去目标信息中携带的外推距离对应的时间长度。
[0030]本发明的主要优点在于:
[0031]I)、抛弃了传统点名方式所导致的诸如点名负担大乃至点名效率低下等诸多缺陷，本发明针对全空域目标的S模式点名，自适应地匹配每一个点名周期需要参与点名的目标，将目标按照目标属性向量方程值排序，并计算出点名时序，从而实现对于特定目标的筛选式优先点名效果。其不仅可避免对不在天线覆盖范围内的目标的点名，以减小其点名负担；同时，由于采用了对特点点名目标的优先级设置，即使在较短的点名周期内，也能完成必须要通过点名才能获取信息的目标的优先点名效果。本发明的优势在于精确地估计可以参与点名的目标，同时对参与点名的目标按照指定需求进行优先性排序，有利于降低系统的计算繁冗度和运行负担，并最终有效地提高了系统的时间利用率和点名效率。
【附图说明】
[0032]图1为扇区索引表和扇区点名链表示意图；
[0033]图2为天线覆盖扇区示意图；
[0034]图3为点名时序不意图；
[0035]图4为点名列表维护模块流程图；
[0036]图5为点名控制模块流程图。
【具体实施方式】
[0037]为便于理解，此处结合图1-5对本发明的具体实施过程作以下进一步描述:
[0038]本发明主要由两个功能模块组成，分别是点名列表维护模块和点名控制模块。本发明是基于FPGA实现的，因此，所述点名列表维护模块和点名控制模块并行工作是物理意义上的并行，并非像计算机采用的时间片轮询。这样做的优势在于:点名目标信息的接收不会因为点名控制模块的处理耗时而丢失。
[0039]点名列表维护模块的实现流程图见图4，具体实现方法如下:
[0040]I)、接收二次雷达的数据处理分机发送的目标信息P_current，计算P_current的扇区号sec_N。
[0041]2)、读取扇区索引表中地址为sec_N的内容sec_N_Phead，如果sec_N_head为0，将P_current写入扇区点名链表，用P_current的扇区点名链表地址更新sec_N_head ;如果sec_N_head不为0，读取扇区点名链表中地址为sec_N_head的内容Phead_infor。
[0042]3)、比较P_current与Phead_infor的距离和方位，如果P_current的方位小于Phead_infor，或者 P_current 的方位等于 Phead_infor，且 P_current 的距离小于 Phead_infor时，则将P_current插入Phead_infor之前，即将P_current写入扇区点名链表，用P_current在扇区点名链表中的存储地址更新sec_N_Phead，让P_current中存储的下一目标地址指向Phead_infor。
[0043]否则，读取Phead_infor中指向的下一目标Pn_infor，比较P_current与Pn_infor的距离和方位:如果P_current的方位小于Pn_infor，或者P_current的方位等于Pn_infor，且 P_current 的距离小于 Pn_infor 时，则将 P_current 插入 Pn_infor 之前，即将P_current写入扇区点名链表，让P_current中存储的下一目标地址指向Pn_infor。
[0044]4)、以此类推，将P_current写入扇区点名链表。
[0045]通过扇区索引表索引扇区点名链表的流程见图1，其通过目标信息中的方位计算目标扇区号，扇区索引表的地址即扇区号，例如SecO、Secl、Sec2等。扇区索引表的内容是本扇区点名链表首目标地址，例如SecO_head、Sec2_head、Sec3_head等。通过首目标地址即可在扇区点名链表中索引目标对应链表。扇区点名链表同见图1，全空域的扇区点名链表使用同一个ram，FPGA为每一个目标分配固定大小的存储空间，例如SEC0_P1、SEC0_P2、SEC1_P1等，