专利名称：基于flash的硬盘的制作方法
技术领域：
本发明涉及一种数据存储设备，尤其是指一种基于FLASH的硬盘。
背景技术：
硬盘作为计算机的一个重要组成部分，从诞生以来经过不断的革新和改进，其技术和性能都已经非常的成熟和完善。
传统的硬盘是由盘头组件(Hard Disk Assembly，简称HDA)构成的核心封装在硬盘的净化腔体内，包括浮动磁头组件、磁头驱动机构、盘片及主轴驱动机构、前置读写控制电路等。其中对硬盘技术的更新换代起重要作用的主要有磁头、电机、盘片和接口磁头技术是硬盘技术更新换代的重要技术之一，现在的硬盘单碟容量一般都在10GB以上，最高的单碟容量已经达到了20GB，以后硬盘的单碟容量还将继续增大，而磁头技术对单碟容量的增大起着直接的作用，磁头技术越先进，硬盘的单碟容量就可以做得更高。
电机技术直接影响着硬盘转速的大小。当然在提高硬盘主轴转速的同时需要考虑得是硬盘的发热量及振动问题，以及硬盘的工作噪声问题。所以电机技术直接决定着硬盘的快慢、工作温度及工作噪声等。
在硬盘磁头、电机及接口不断更新的过程中，存储数据的盘片也在更新，早期的硬盘盘片一般都是使用塑料材料作为盘片基质，然后在塑料基质上涂上磁性材料构成。而最新的硬盘盘片则是采用玻璃材料作为盘片基质，能使硬盘平滑性更好，坚固性更高，此外玻璃材料在硬盘高转速时具有更高的稳定性。
硬盘接口技术一直深受关注，随着电脑其他配件(如中央处理单元、内存、显示等子系统)性能的大步迈进，硬盘接口的传输率越来越体现出它在整个电脑系统的瓶颈效应，硬盘接口越来越受到人们的关注。硬盘接口从最早的ST-506/412接口，经过ESDI(Enhanced Small Drive Interface加强型小型设备界面)、IDE(Integrated Drive Electronics电子集成驱动器-也可称之为ATA(Advanced Technology Attachment))到最新的SATA(Serial ATA串行ATA)，传输率也相应的由最早的低于10Mbps，到现在的150MB/s。
由上可见，传统硬盘在很大程度上依赖于其内部机械设备的运作，这也决定了传统硬盘在体积、耗电、发热量、防震等方面有着先天性的不足，虽然随着技术的更新可以不断进行改善，但始终无法从根本上解决问题。即便是日立公司推出的1英寸微硬盘(Micro drive)，使得硬盘的体积大为缩小，但是其制作工艺复杂、容量有限，其结构也仅仅是对传统硬盘的缩小化，并没有从根本上解决上述问题。
另一方面，随着闪存器件容量的增加和价格的不断下降，基于与非门闪存(NAND FLASH)工艺的1GByte(1G＝1000M)、2GByte的单颗FLASH芯片工艺已经非常成熟，未来单颗FLASH存贮器容量还将按摩尔定理继续不断上升。目前多颗FLASH级联或者并联在一起已经可以达到16GByte甚至更高容量。FLASH容量的不断增大，同时伴随着价格的不断下降，使得的FLASH硬盘的实现成为可能。
发明内容
本发明提供了一种体积小、重量轻、耗电省、发热量低、无运行噪声、抗震性强的基于FLASH的硬盘，该硬盘能兼容现有硬盘规范，具备硬盘规范定义的接口信号和传输速度。
一种基于FLASH的硬盘，能兼容现有硬盘规范，具备硬盘规范定义的接口信号和传输速度，包括FLASH存贮器件，由若干个FLASH存贮器级连构成，用于存贮数据；FLASH硬盘控制器，由接口电路模块、数据缓存器、CPU和若干个FLASH控制器模块组成，各FLASH控制器模块一端对应连接FLASH存贮器件的一个FLASH存贮器，另一端并行接入数据缓存器和CPU，控制FLASH存贮器件和对应主机间的数据交换，管理FLASH存贮器件完成正确的数据存贮或访问，各FLASH控制器模块在CPU协调下并行工作，能够同时对这个这些FLASH控制器模块分别对应的多个FLASH存贮器进行读写；硬盘接口单元，其一端与接口电路模块相连，采用和接口电路模块对应的接口规范，另一端用于连接主机，完成硬盘与主机间的数据通讯和数据格式转换。
所述的FLASH硬盘控制器可以是一个单芯片的集成电路，也可以由多个集成电路组合集成。
所述的FLASH控制器模块可以设置嵌入式CPU，嵌入式CPU加载控制软件，通过嵌入式CPU运行控制软件来控制相应的逻辑电路，以帮助实现管理通道数据流和支持算法。
所述的硬盘接口单元和接口电路模块采用IDE(ATA)接口标准或SATA接口标准。
所述的各FLASH控制器模块内均设定有若干算法，包括映射(Mapping)算法，用于实现FLASH存储器中逻辑块和物理块间有效映射，保证读写数据的各逻辑块可以对应到无缺陷的物理块，以保证数据的可靠性和完整性；疲劳控制(Wearing)算法，用于均衡FLASH存贮器中逻辑位置地址的读写概率，以提高FLASH存储器的使用寿命；ECC算法，用于完成对FLASH存贮器读取数据时的错误检测和修正，控制位错误比率。
硬盘与对应主机间数据读写过程如下主机对FLASH硬盘进行写操作时，数据经硬盘接口单元传输至数据缓存器，各FLASH控制模块对相应的FLASH存贮器进行数据传输速度的性能评估并反馈给CPU，CPU根据接受到的反馈数据来决定应该分配给各个FLASH控制模块的数据带宽，然后将来自数据缓存器的数据经协调后交付于各FLASH控制器模块，FLASH控制器模块对接收到的数据进行相应的ECC处理、地址映射后写入对应的FLASH存贮器；主机对FLASH硬盘进行读操作时，各FLASH控制器模块负责对对应的FLASH存贮器进行数据读取，通过CPU将各FLASH控制器模块读取的数据流进行汇集，送入数据缓存器，最后通过硬盘接口单元传送给主机。
本发明基于FLASH的硬盘采用体积小、重量轻的FLASH作为存储媒质，取代了传统硬盘所使用的磁介质，同时完全废除了传统硬盘所使用的笨重的机械结构，极大的降低了运行功耗和发热量，消除了传统硬盘机械结构运行所导致的机械噪声，同时又能达到传统硬盘的读写速度和性能，并且在接口上保持了传统硬盘的40针IDE接口(或是使用新的7针SATA接口)，具有良好的系统兼容性。
图1为本发明的系统结构示意框图；图2为本发明的系统结构电气连接示意框图；图3为本发明FLASH控制器模块的结构示意框图。
具体实施例方式
如图1、2所示，一种基于FLASH的硬盘，能兼容现有硬盘规范，具备硬盘规范定义的接口信号和传输速度，包括FLASH存贮器件3，由若干个FLASH存贮器31级连构成，用于存贮数据；FLASH硬盘控制器2，由接口电路模块21、数据缓存器22、CPU23和若干个FLASH控制器模块24组成，各FLASH控制器模块24一端对应连接FLASH存贮器件3的一个FLASH存贮器31，另一端并行接入数据缓存器22和CPU23，控制FLASH存贮器件3和对应主机间的数据交换，管理FLASH存贮器件3完成正确的数据存贮或访问，各FLASH控制器模块24在CPU23协调下并行工作，使得这些FLASH控制器模块能够同时对多个FLASH存贮器31进行读写；硬盘接口单元1，其一端与接口电路模块21相连，采用和接口电路模块21对应的接口规范，另一端用于连接主机，完成硬盘与主机间的数据通讯和数据格式转换。
主机对FLASH硬盘进行写操作时，数据经硬盘接口单元1按照IDE(ATA)或SATA接口协议传输至数据缓存器22，各个FLASH控制模块24对相应的FLASH存贮器31进行数据传输速度的性能评估并反馈给CPU23，CPU23根据接受到的反馈数据来决定应该分配给各个FLASH控制器模块24的数据带宽，然后将来自数据缓存器22的数据经协调后交付于各FLASH控制器模块24，FLASH控制器模块24对接收到的数据进行相应的ECC处理、地址映射后写入对应的FLASH存贮器31。
同样，主机对硬盘进行读操作时，各FLASH控制器模块24负责对相应的FLASH存贮器31进行数据读取，CPU23将来自各FLASH控制器模块24子通道的数据流汇集后，送入数据缓存器22，最后通过硬盘IDE接口单元1传送给主机。
这种方式下，每一FLASH控制器模块24独立控制一颗或者多颗FLASH存贮器31构成一子通道，多个FLASH控制器模块24集合起来，并行处理，IDE接口高速的数据吞吐量(最高至150MB/S)，被N个并行的FLASH控制器模块24子通道进行处理，每个子通道的数据吞吐量则为主通道的1/N(数据总线的宽度可以为4/8/16/32bit)。通过这种数据分散处理的方法，对每个子通道的数据传输率要求就得以降低(理论上，接近于降低到(150/N)MB/S)，整个硬盘控制器具有控制多个FLASH并行读写的强大功能，使得单一FLASH存贮器有限的速度和容量，有机集成为一个高速度、大容量的整体，弥补了单颗FLASH存贮器读写速度和传统硬盘用磁头读写所能达到的速度相比较低的缺陷，同时也解决了CPU无法直接同时实现多路FLASH存贮器管理需要的ECC/Mapping等算法的要求。
如图3所示，对应于各子通道的FLASH控制器模块24可以包括嵌入式(Embedded)CPU，嵌入式CPU加载控制软件(或者称为韧体，FIRMWARE)，通过嵌入式CPU运行该控制软件程序来控制相应的逻辑电路，以帮助实现管理通道数据流和支持算法，这样的优点是灵活性强，可以通过更新FIRMWARE来对功能进行调整。FLASH控制器模块24也可以不用嵌入式CPU方式实现，而全部用逻辑电路硬件实现，全部用硬件实现相对前者来的简单，但是灵活性较差。
FLASH控制器模块24内设定有若干算法，主要包括映射(Mapping)算法，用于管理FLASH存贮器31的存贮块。由于NANDFLASH芯片内所含的存贮单元以页(Page)和块(Block)为基本单位进行操作，并不能够保证每个Block出厂后都是无缺陷的。因此，必须用影射算法确保数据存贮在无缺陷的Block内。
疲劳控制(Wearing)算法，用于均衡FLASH存贮器31存贮块的使用寿命。由于NAND FLASH每个Block被擦除的次数是有限的，目前典型工业界认可的是10万次擦写，而FLASH内有些逻辑地址可能被频繁改写，而有些逻辑地址可能非常少概率被改写，那些被频繁改写的存贮单元可能很快达到10万次改写而使得整个硬盘数据出錯。因此，采用Wearing算法使得每个物理Block尽量得到均等的改写机会，就可以大大增强硬盘和FLASH的寿命。
ECC算法，用于完成对FLASH存贮器读取数据时的错误检测和修正，控制位错误比率。
具有DMA(Direct Memory Access直接存储器访问)通道和FLASH读学接口控制逻辑。可以通过FLASH芯片的接口发送命令、读取状态、读取/发送数据而不需要经过CPU的处理，使用DMA通道来直接传输数据可以极大的提高数据的传输速率。
权利要求
1.一种基于FLASH的硬盘，能兼容现有硬盘规范，具备硬盘规范定义的接口信号和传输速度，其特征在于包括FLASH存贮器件(3)，由若干个FLASH存贮器(31)级连构成，用于存贮数据；FLASH硬盘控制器(2)，由接口电路模块(21)、数据缓存器(22)、CPU(23)和若干个FLASH控制器模块(24)组成，各FLASH控制器模块(24)一端对应连接FLASH存贮器件(3)的一个FLASH存贮器(31)，另一端并行接入数据缓存器(22)和CPU(23)，控制FLASH存贮器件(3)和对应主机间的数据交换，管理FLASH存贮器件(3)完成正确的数据存贮或访问，各FLASH控制器模块(24)在CPU(23)协调下并行工作，使得这些FLASH控制器模块(24)分别同时可以对多个FLASH存贮器(31)进行读写；硬盘接口单元(1)，其一端与接口电路模块(21)相连，采用和接口电路模块(21)对应的接口规范，另一端用于连接主机，完成硬盘与主机间的数据通讯和数据格式转换。
2.如权利要求1所述的硬盘，其特征在于所述的FLASH硬盘控制器(2)可以是一个单芯片的集成电路，也可以由多个集成电路组合集成。
3.如权利要求1所述的硬盘，其特征在于所述的FLASH控制器模块(24)可以设置嵌入式CPU，嵌入式CPU加载控制软件，通过嵌入式CPU运行控制软件来控制相应的逻辑电路，以帮助实现管理通道数据流和支持算法。
4.如权利要求1所述的硬盘，其特征在于所述的硬盘接口单元(1)和接口电路模块(21)采用IDE(ATA)接口标准或SATA接口标准。
5.如权利要求1所述的硬盘，其特征在于所述的各FLASH控制器模块(24)内均设定有若干算法，包括映射(Mapping)算法，用于实现FLASH存储器中逻辑块和物理块间有效映射，保证读写数据的各逻辑块可以对应到无缺陷的物理块，以保证数据的可靠性和完整性；疲劳控制(Wearing)算法，用于均衡FLASH存贮器(31)中逻辑位置地址的读写概率，以提高FLASH存储器的使用寿命；ECC算法，用于完成对FLASH存贮器(31)读取数据时的错误检测和修正，控制位错误比率。
6.如权利要求1所述的硬盘，其特征在于硬盘与对应主机间数据读写过程如下主机对FLASH硬盘进行写操作时，数据经硬盘接口单元(1)传输至数据缓存器(22)，各FLASH控制模块(24)对相应的FLASH存贮器(31)进行数据传输速度的性能评估并反馈给CPU(23)，CPU(23)根据接受到的反馈数据来决定应该分配给各个FLASH控制模块的数据带宽，然后将来自数据缓存器(22)的数据经协调后交付于各FLASH控制器模块(24)，FLASH控制器模块(24)对接收到的数据进行相应的ECC处理、地址映射后写入对应的FLASH存贮器(31)；主机对FLASH硬盘进行读操作时，各FLASH控制器模块(24)负责对对应的FLASH存贮器(31)进行数据读取，通过CPU(23)将各FLASH控制器模块(24)读取的数据流进行汇集，送入数据缓存器(22)，最后通过硬盘接口单元(1)传送给主机。
全文摘要
本发明公开了一种体积小、重量轻、耗电省、发热量低、无运行噪声、抗震性强的基于FLASH的硬盘，包括FLASH存贮器件、FLASH硬盘控制器和硬盘接口单元，FLASH硬盘那控制器由接口电路模块、数据缓存器、CPU和若干个FLASH控制器模块组成，各FLASH控制器模块一端对应连接FLASH存贮器件的一个FLASH存贮器，另一端并行接入数据缓存器和CPU。本发明采用体积小、重量轻的FLASH取代了传统硬盘所使用的磁介质，同时完全废除了传统硬盘笨重的机械结构，降低了运行功耗和发热量，消除了机械噪声，同时又能达到传统硬盘的读写速度和性能，并在接口上保持了传统硬盘的接口，具有良好的系统兼容性。
文档编号G11C7/00GK1959622SQ20061015485
公开日2007年5月9日 申请日期2006年11月24日 优先权日2006年11月24日
发明者骆建军, 赵刚 申请人:骆建军, 赵刚