专利名称：信号放大器的制作方法
技术领域：
本发明涉及信号放大器，特别涉及适用于像读出放大器、电压比较器等那样，输入、放大数字信号的数字信号放大器的放大器。
背景技术：
图13是表示由触发器型电压比较电路构成的现有读出放大器电路的构成的图。该读出放大器电路(触发器型电压比较电路)用于消除晶体管的制造偏差所涉及的偏移。更详细而言，参照图13，该读出放大器电路具备源极与Ssp共连，漏极分别与比特线(比特线对)BL1及BL2连接，栅极分别与比特线BL2及BL1连接的PMOS晶体管MP91及MP92；以及源极与Ssn共连，漏极分别通过开关SW92及SW94而与比特线BL1及BL2连接，栅极分别通过电容C91及C92而与比特线BL2及BL1连接的NMOS晶体管MN91及MN92，在NMOS晶体管MN91及MN92的栅极和漏极间配设了开关SW91及SW93。
图14是用于说明图13的电路的动作的定时波形图。还有，图15、图16、图17分别是表示在图14的各定时的图13的电路连接的图。另外，在图15、图16、图17中未图示图13中关断的开关。
以下表示基于本发明的分析的结果。
如图15所示，设Ssn、Ssp、BL1、BL2＝VCC/2，开关SW91、SW92、SW93、SW94为接通状态的话，电容C91及C92的两端就分别成为同电位VCC/2，各电容C91及C92的电荷复位为零。
如图16所示，图15中处于接通状态的开关SW92、SW94为关断状态(参照图14的定时(b))，Ssn从VCC/2下降到 的话(参照图14Ta)，NMOS晶体管MN91及MN92就成为接通状态，分别产生二极管连接构成的源极跟随器动作。从而，NMOS晶体管MN91的栅极电压成为(Vdc+Vtn91)，NMOS晶体管MN92的栅极电压成为(Vdc+Vtn92)。此处，Vtn91及Vtn92分别是NMOS晶体管MN91及MN92的阈值电压。此时，NMOS晶体管MN91及MN92的栅极电压和VCC/2的电位差分别保持在电容C91及C92中。
如图17所示，图16中处于接通状态的开关SW91、SW93为关断状态，图16中处于关断状态的开关SW92、SW94为接通状态，Ssn成为GND电位，Ssp成为电源电压VCC(参照图14定时(c))。此时，NMOS晶体管MN91及MN92中，源极电位Ssn下降，栅极·源极间电压增加，各晶体管中流过同一电流。
在这里，在比特线BL1上作为数据而施加电压(VCC/2+Δ)的话，晶体管MP92、MN92的栅极电压就分别按Δ而变高。因此，PMOS晶体管MP92的漏极电流(source-to-drain电流)减小，NMOS晶体管MN92的漏极电流(drain-to-source电流)增加，比特线的BL2的电位降低。这样，PMOS晶体管MP91的漏极电流(source-to-drain电流)增加，NMOS晶体管MN91的漏极电流(drain-to-source电流)减小，比特线BL1电位被提升。
结果成为BL1＝VCC，BL2＝GND而稳定。
在图13的触发器型电压比较电路中，在期间Ta(参照图14)，通过按二极管连接的晶体管MN91及MN92的源极跟随器动作而在电容中积蓄电位差(Vt+Vdt)，对于数据，就能进行不依赖于阈值电压Vt的动作。
还有，在触发器型电压比较电路中，作为用于消除晶体管的制造偏差所涉及的偏移的构成，公知的是例如图18所示的构成(参照专利文献2)。图19是表示图18的开关的接通·关断控制的定时图，图20至图22是表示图18的电路的在图19的各步骤中的连接构成的图。
以下表示基于本发明的分析的结果。
参照图18，该触发器型电压比较电路具备源极与电源VDD连接，栅极与STBB(STB的互补信号)连接的PMOS晶体管MP83；源极与PMOS晶体管MP83的漏极共连的PMOS晶体管MP81及MP82；源极与电源VSS连接，栅极与STB连接的NMOS晶体管MN83；以及源极与NMOS晶体管MN83的漏极共连，漏极分别与PMOS晶体管MP81及MP82的漏极连接的NMOS晶体管MN81及MN82。
PMOS晶体管MP81、NMOS晶体管MN81的栅极共连，通过电容C81、开关SW85而与输入信号VI连接，PMOS晶体管MP82、NMOS晶体管MN82的栅极共连，通过电容C82、开关SW87而与基准信号VR连接。在PMOS晶体管MP81及NMOS晶体管MN81的共连的栅极和共连的漏极间具备开关SW83。在PMOS晶体管MP82及NMOS晶体管MN82的共连的栅极和共连的漏极间具备开关SW84。在PMOS晶体管MP81及NMOS晶体管MN81的共连的漏极和PMOS晶体管MP82及NMOS晶体管MN82的共连的栅极之间具备开关SW81。在PMOS晶体管MP82及NMOS晶体管MN82的共连的漏极和PMOS晶体管MP81及NMOS晶体管MN81的共连的栅极之间具备开关SW82。在电容C81和开关SW85的连接点和电容C82和开关SW87的连接点之间具备开关SW86。开关SW81～SW87由控制信号(未图示)来控制其接通·关断。
该触发器型的电压比较电路中，构成反相器的MOS晶体管MN81及MP81的共同栅极和构成反相器的MOS晶体管MN82及MP82的共同栅极分别预先被复位为逻辑反相电压(反相器的输入和输出一致的电压)，上述共同栅极的一方被给予基准信号和相对于基准信号为正或负的输入数据信号的电位差。并且，MOS晶体管MN83及MP83各自的栅极被给予选通信号STB及其反相信号STBB，触发器电路被激活时，正反馈出现，放大上述共同栅极间的电位差。根据这种构成，即使基准信号和数据信号的电位差很小，也能高速地进行它们的电压比较。以下说明其动作。
参照图19及图20，在步骤1中，选通信号STB取为HIGH电平，开关SW81、SW82取为关断状态，开关SW83、SW84、SW86取为接通状态，开关SW85取为关断状态，开关SW87取为接通状态。对于构成反相器的PMOS晶体管MP81、NMOS晶体管MN81及构成反相器的PMOS晶体管MP82、NMOS晶体管MN82，各自把漏极和栅极连接(二极管连接)起来。此时，各个反相器的输入和输出一致，该电压VA、VB成为逻辑反相电压。并且在电容C81及C82中分别积蓄基准信号VR和各个反相器的逻辑反相电压VA、VB的电位差。
逻辑反相电压VA、VB，如果元件偏差存在，就成为不同的电压，不过，在电容中保持与基准信号VR的电位差，就能进行不依赖于元件偏差的动作。
其次，参照图19及图21，在步骤2中，选通信号STB取为LOW电平，STBB取为HIGH电平，MOS晶体管MP83、MN83关断。还有，开关SW81、SW82、SW83、SW84、SW86取为关断状态，开关SW85、SW87取为接通状态。NMOS晶体管MN81及MN82的共同源极、PMOS晶体管MP81及MP82的共同源极取为悬浮状态。在电容C82的一端上连续施加基准信号VR，另一方面，在电容C81的一端上施加输入信号VI。从而，MOS晶体管MN81及MP81的栅极电压，在步骤1中电容C81中积蓄的电压(VA-VR)上加上电压VI，成为VI+(VA-VR)＝(VI-VR)+VA。即MOS晶体管MN81及MP81的栅极电压成为从逻辑反相电压VA按输入信号VI和基准信号VR的电压差(VI-VR)偏离了的电压。
参照图19及图22，在步骤3中，选通信号STB取为HIGH电平，开关SW81、SW82取为接通状态，开关SW83、SW84、SW86取为关断状态，开关SW85、SW87取为关断状态。MOS晶体管MP83及MN83接通，触发器电路被激活的话，MOS晶体管MP81、MN81的共同漏极的电压VO(触发器电路的输出电压)就与共同栅极电压{(VI-VR)+VA}对应而变化。
VI＞VR时，构成反相器的MOS晶体管MN81、MP81的共同栅极取为比VA高的电位，因而触发器电路(MOS晶体管MN81、MN82、MP81、MP82)被激活的话，输出电压VO就被降低，在VO＝VSS处稳定。
另一方面，VI＜VR时，MOS晶体管MN81、MP81的共同栅极取为比VA低的电位，因而触发器电路被激活的话，输出电压VO就被提升，成为VO＝VDD。
专利文献1特开昭62-273694号公报专利文献2特开平05-218825号公报发明内容发明打算解决的课题触发器电路对于存储器的读出放大器、显示驱动器的数据接收电路等是适宜的，而在Si(硅)半导体的场合，由于微细化、低电压化，使得元件偏差的影响增加，成为误动作、灵敏度降低的原因。还有，在TFT(薄膜晶体管)的场合，在玻璃基板上把存储器、驱动器集成化了的场合，元件偏差的影响变大，产生与Si相同的问题。
在图13所示的现有读出放大器电路中，源极跟随器动作在稳定之前需要时间，对于源极跟随器动作所涉及的Vt(阈值电压)的检出，高速动作很困难，这是其问题。还有，需要4电源(VCC、0、VCC/2、Vdc)。
在图18所示的现有触发器电压比较器中，输入信号VI通过电容C81施加在构成反相器的MOS晶体管MP81、MN81的共同栅极上。此时，上述共同栅极还与开关SW82、SW83连接着，由于电容C81和寄生电容(MN81、MP81、SW82、SW83)所涉及的电容耦合，对于施加在上述共同栅极上的输入信号而言，其电压精度容易下降，动作裕度低，这是存在问题。而且，各数据必须一一补正，不能由多个数据利用一次检出了的补正值，因而难以对应高速动作，这也是存在问题。
用于解决课题的方案本申请所披露的发明，为了解决上述问题，大致构成如下。
本发明的1个方面(侧面)所涉及的信号放大器，包含一方(第1反相器)的输入与另一方(第2反相器)的输出连接，上述一方的输出与上述另一方的输入连接，从而构成触发器的第1及第2反相器，构成上述第1反相器的第1晶体管对中的至少一方的晶体管的控制端子，通过第1电容，与上述第1反相器的输入连接，构成上述第2反相器的第2晶体管对中的至少一方的晶体管的控制端子，通过第2电容，与上述第2反相器的输入连接，在复位时，在使上述第1及第2反相器的彼此的输入和输出成为非连接的状态下，上述第1及第2反相器的输入共同接受基准信号，上述第1及第2晶体管对中的上述各一方的晶体管取为二极管连接，在上述第1及第2电容中分别积蓄上述基准信号和上述各一方的晶体管的控制端子的电压差，在信号输入时，从上述基准信号切断上述第1及第2反相器的输入，解除上述各一方的晶体管的二极管连接，上述第1及第2反相器的输入接受第1及第2输入信号，接着，连接上述第1及第2反相器的彼此的输入和输出(即，上述第1反相器的输出与上述第2反相器的输入连接，上述第1反相器的输入与上述第2反相器的输出连接)而构成触发器。
本发明的又一方面(侧面)所涉及的信号放大器，包含一方的输入(第1反相器)与另一方(第2反相器)的输出连接，上述一方的输出与上述另一方的输入连接，从而构成触发器的第1及第2反相器，构成上述第1反相器的第1晶体管对中的至少一方的晶体管的控制端子，通过第1电容，与上述第1反相器的输入连接，构成上述第2反相器的第2晶体管对中的至少一方的晶体管的控制端子，通过第2电容，与上述第2反相器的输入连接，在复位时，在使上述第1及第2反相器的彼此的输入和输出成为非连接的状态下，上述第1及第2反相器的输入共同接受基准信号，上述第1及第2晶体管对中的上述各一方的晶体管取为二极管连接，各另一方的晶体管的控制端子分别接受第1及第2偏压信号，在上述第1及第2电容中分别积蓄上述基准信号和上述各一方的晶体管的控制端子的电压差，在信号输入时，从上述基准信号切断上述第1及第2反相器的输入，从上述第1及第2偏压信号切断上述各另一方的晶体管的控制端子，解除上述各一方的晶体管的二极管连接，上述第1及第2反相器的输入分别接受第1及第2输入信号，接着，连接上述第1及第2反相器的彼此的输入和输出(即，上述第1反相器的输出与上述第2反相器的输入连接，上述第1反相器的输入与上述第2反相器的输出连接)而构成触发器，这样也可以。在本发明中，具备连接在上述第1及第2反相器的输入和上述各另一方的晶体管的控制端子之间的上述第3及第4电容，在上述复位时，分别积蓄上述基准信号和上述各另一方的晶体管的控制端子的电压差，这样构成也可以。
在本发明的1个方面(侧面)所涉及的信号放大器中，具有控制电路，该控制电路具备串联连接在第1及第2电源间，构成第1反相器的第1导电型的第1晶体管及第2导电型的第1晶体管；串联连接在上述第1及第2电源间，构成第2反相器的第1导电型的第2晶体管及第2导电型的第2晶体管；一端与上述第1导电型的第1晶体管的控制端子连接，另一端与上述第2导电型的第1晶体管的控制端子连接的第1电容；以及一端与上述第1导电型的第2晶体管的控制端子连接，另一端与上述第2导电型的第2晶体管的控制端子连接的第2电容，上述第1导电型的第1及第2晶体管的控制端子分别作为上述第1及第2反相器的输入，对以下第1至第3连接状态进行切换控制。
在本发明中，在第1连接状态下，使上述第1反相器的输出和上述第2反相器的输入成为非连接而且使上述第2反相器的输出和上述第1反相器的输入成为非连接，在上述第1及第2反相器的输入上共同施加基准信号，而且，上述第2导电型的第1及第2晶体管都取为二极管连接。
在第2连接状态下，在上述第1及第2反相器的输入上分别供给第1及第2输入信号，而且，解除上述第2导电型的第1及第2晶体管的二极管连接。
在第3连接状态下，上述第1反相器的输出与上述第2反相器的输入连接，而且，上述第1反相器的输入与上述第2反相器的输出连接。在本发明中，在上述第3连接状态下，使上述第1及第2反相器的输入和上述第1及第2输入信号的输入端子成为非连接，这样构成也可以。
在本发明中，上述控制电路具备分别连接在上述基准信号的供给端子和上述第1反相器的输入之间及上述基准信号的供给端子和上述第2反相器的输入之间的第1及第2开关；分别连接在上述第1输入信号的供给端子和上述第1反相器的输入之间及上述第2输入信号的供给端子和上述第2反相器的输入之间的第3及第4开关；连接在上述第2导电型的第1晶体管的控制端子和上述第1反相器的输出之间的第5开关；连接在上述第2导电型的第2晶体管的控制端子和上述第2反相器的输出之间的第6开关；连接在上述第1反相器的输出和上述第2反相器的输入之间的第7开关；以及连接在上述第2反相器的输出和上述第1反相器的输入之间的第8开关。
在本发明中，在第1期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关取为接通状态，上述第3开关、上述第4开关取为关断状态，上述第7开关、上述第8开关取为关断状态，构成上述第1连接状态，在第2期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关取为关断状态，上述第3开关、上述第4开关取为接通状态，上述第7开关、上述第8开关取为关断状态，构成上述第2连接状态，在第3期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关取为关断状态，上述第3开关、上述第4开关取为关断状态，上述第7开关、上述第8开关取为接通状态，构成上述第3连接状态，这样也可以。
本发明的又一方面(侧面)所涉及的信号放大器具有控制电路，该控制电路具备串联连接在第1及第2电源间，构成第1反相器的第1导电型的第1晶体管及第2导电型的第1晶体管；串联连接在上述第1及第2电源间，构成第2反相器的第1导电型的第2晶体管及第2导电型的第2晶体管；串联连接在上述第2导电型的第1晶体管的控制端子和上述第1导电型的第1晶体管的控制端子之间的第1及第3电容；以及串联连接在上述第2导电型的第2晶体管的控制端子和上述第1导电型的第2晶体管的控制端子之间的第2及第4电容，上述第1及第3电容的连接点作为上述第1反相器的输入，上述第2及第4电容的连接点作为上述第2反相器的输入，对以下第1至第3连接状态进行切换控制。
在本发明中，在第1连接状态下，使上述第1反相器的输出和上述第2反相器的输入成为非连接而且使上述第2反相器的输出和上述第1反相器的输入成为非连接，在上述第1导电型的第1及第2晶体管的控制端子上共同施加偏压信号，在上述第1及第2反相器的输入上共同供给基准信号，而且，上述第2导电型的第1及第2晶体管都取为二极管连接。
在第2连接状态下，解除上述第2导电型的第1及第2晶体管的二极管连接，在上述第1反相器的输入上供给第1输入信号，在上述第2反相器的输入上供给第2输入信号。
在第3连接状态下，上述第1反相器的输出与上述第2反相器的输入连接，而且，上述第1反相器的输入与上述第2反相器的输出连接。在本发明中，在第3连接状态下，使上述第1反相器的输入和上述第1输入信号的输入端子成为非连接，使上述第2反相器的输入和上述第2输入信号的输入端子成为非连接，这样构成也可以。
在本发明中，上述控制电路具备连接在上述基准信号的供给端子和上述第1反相器的输入之间的第1开关；连接在上述基准信号的供给端子和上述第2反相器的输入之间的第2开关；连接在上述第1输入信号的输入端子和上述第1反相器的输入之间的第3开关；连接在上述第2输入信号的输入端子和上述第2反相器的输入之间的第4开关；连接在上述第2导电型的第1晶体管的控制端子和上述第1反相器的输出之间的第5开关；连接在上述第2导电型的第2晶体管的控制端子和上述第2反相器的输出之间的第6开关；连接在上述第1反相器的输出和上述第2反相器的输入之间的第7开关；以及连接在上述第2反相器的输出和上述第1反相器的输入之间的第8开关；以及分别连接在上述偏压信号的供给端子和上述第1导电型的第1晶体管的控制端子之间及上述偏压信号的供给端子和上述第1导电型的第2晶体管的控制端子之间的第9及第10开关。
在本发明中，在第1期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关、上述第9开关、上述第10开关取为接通状态，上述第3开关、上述第4开关取为关断状态，上述第7开关、上述第8开关取为关断状态，构成上述第1连接状态，在第2期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关、上述第9开关、上述第10开关取为关断状态，上述第3开关、上述第4开关取为接通状态，上述第7开关、上述第8开关取为关断状态，构成上述第2连接状态，在第3期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关、上述第9开关、上述第10开关取为关断状态，上述第3开关、上述第4开关取为关断状态，上述第7开关、上述第8开关取为接通状态，构成上述第3连接状态，这样也可以。
在本发明中，也可以把上述第2输入信号作为上述第1输入信号的互补信号。还有，在本发明中，把上述第1及第2输入信号的至少一方取为数字数据信号，上述基准信号设定在上述数字数据信号的振幅的范围内。
在本发明中，也可以针对在上述第1及第2输入信号的至少一方上连续输入的多个数据，按每个数据，依次取上述第1至第3连接状态地进行切换控制。或者，在本发明中，也可以针对在上述第1及第2输入信号的至少一方上连续输入的多个数据，对于最初的数据，依次切换控制上述第1至第3连接状态，对于以后的给定数的连续数据，省略上述第1连接状态，取上述第2及第3状态地进行切换控制。
本发明所涉及的放大器可以适用于读出放大器、触发器型电压比较器、锁存电路等。
发明效果根据本发明，在构成触发器的2个反相器的各输入上预先施加基准信号，在反相器中流过给定的电流的状态下检出晶体管的特性偏差的补正值，将其保持在电容中，用该补正值进行触发器动作，从而可进行不依赖于晶体管的特性偏差的高可靠性动作，同时可进行高速动作。
根据本发明，对于作为输入信号而输入的多个数据也能利用一次检出的晶体管的特性偏差的补正值，因而对于高频率的数据信号也可以利用。
图1是表示本发明的第1实施例的构成的图。
图2是表示本发明的第1实施例的开关控制的图。
图3是表示本发明的第1实施例中的期间T1的连接构成的图。
图4是表示本发明的第1实施例中的期间T2的连接构成的图。
图5是表示本发明的第1实施例中的期间T3的连接构成的图。
图6(A)、(B)是表示本发明的第1实施例的开关控制的图。
图7是表示本发明的第2实施例的构成的图。
图8是表示本发明的第2实施例的开关控制的图。
图9是表示本发明的第2实施例中的期间T1的连接构成的图。
图10是表示本发明的第2实施例中的期间T2的连接构成的图。
图11是表示本发明的第2实施例中的期间T3的连接构成的图。
图12(A)、(B)是表示本发明的第1实施例的开关控制的图。
图13是表示专利文献1记载的电路的构成的图。
图14是表示图13的开关控制的图。
图15是表示图13的第1定时的连接构成的图。
图16是表示图13的第2定时的连接构成的图。
图17是表示图13的第3定时的连接构成的图。
图18是表示专利文献2记载的电路的构成的图。
图19是表示图18的开关控制的图。
图20是表示图18的步骤1的连接构成的图。
图21是表示图18的步骤2的连接构成的图。
图22是表示图18的步骤3的连接构成的图。
图23是表示本发明的第3实施例的构成的图。
图24是表示本发明的第4实施例的构成的图。
标号说明1、2反相器的输入端BL1、BL2比特线BP偏压信号C1、C2、C3、C4电容MN1、MN2、MN81、MN82、MN91、MN92NMOS晶体管MP1、MP2、MP81、MP82、MP91、MP92PMOS晶体管OUT、OUTB输出S1、S2输入信号SW1～SW10、SW81～SW87、SW91～SW94开关VI输入信号VR基准信号(偏压信号)具体实施方式
为更加详细述说上述本发明，以下参照附图来说明。本发明的一实施例所涉及的信号放大器，参照图1，对于构成触发器的第1及第2反相器而言，构成上述第1反相器的第1晶体管对(MP1、MN1)中的至少一方的晶体管(MN1)的控制端子通过第1电容(C1)而与上述第1反相器的输入(1)连接，构成上述第2反相器的第2晶体管对(MP2、MN2)中的至少一方的晶体管(MN2)的控制端子通过第2电容(C2)而与上述第2反相器的输入(2)连接，在复位时，在使上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)成为彼此非连接的状态下，上述第1及第2反相器的输入(1、2)共同接受基准信号(VR)，上述第1及第2晶体管对中的上述各一方的晶体管(MN1、MN2)取为二极管连接，在上述第1及第2电容(C1、C2)中分别积蓄上述基准信号(VR)和上述各一方的晶体管(MN1、MN2)的控制端子的电压差，在信号输入时，从上述基准信号(VR)切断上述第1及第2反相器的输入(1、2)，解除上述各一方的晶体管(MN1、MN2)的二极管连接，上述第1及第2反相器的输入(1、2)接受第1及第2输入信号(S1、S2)，接着，连接上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)彼此而构成触发器。在本发明中，也可以把上述各另一方的晶体管(MP1、MP2)的控制端子作为上述第1及第2反相器的输入(1、2)。
或者，本发明的一实施例所涉及的信号放大器，参照图7，对于构成触发器的第1及第2反相器而言，构成上述第1反相器的第1晶体管对(MP1、MN1)中的至少一方的晶体管(MN1)的控制端子通过第1电容(C1)而与上述第1反相器的输入(1)连接，构成上述第2反相器的第2晶体管对(MP2、MN2)中的至少一方的晶体管(MN2)的控制端子通过第2电容(C2)而与上述第2反相器的输入(2)连接，在复位时，在使上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)成为彼此非连接的状态下，上述第1及第2反相器的输入(1、2)共同接受基准信号(VR)，上述第1及第2晶体管对中的上述各一方的晶体管(MN1、MN2)取为二极管连接，各另一方的晶体管(MP1、MP2)的控制端子分别接受第1及第2偏压信号(BP、BP)，在上述第1及第2电容(C1、C2)中分别积蓄上述基准信号(VR)和上述各一方的晶体管(MN1、MN2)的控制端子的电压差，在信号输入时，从上述基准信号(VR)切断上述第1及第2反相器的输入(1、2)，从上述第1及第2偏压信号(BP、BP)切断上述各另一方的晶体管(MP1、MP2)的控制端子，解除上述各一方的晶体管(MN1、MN2)的二极管连接，上述第1及第2反相器的输入(1、2)分别接受第1及第2输入信号(S1、S2)，接着，连接上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)彼此而构成触发器，这样也可以。在本发明中，在连接上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)彼此而构成触发器时，取为从上述第1及第2输入信号(S1、S2)切断了上述第1及第2反相器的输入(1、2)的状态，这样也可以。
更详细而言，参照图1，具备串联连接在第1电源(VDD)及第2电源(VSS)间，构成第1反相器的第1导电型的第1晶体管(MP1)及第2导电型的第1晶体管(MN1)；串联连接在上述第1及第2电源间，构成第2反相器的第1导电型的第2晶体管(MP2)及第2导电型的第2晶体管(MN2)；连接在上述第1导电型的第1晶体管(MP1)的控制端子和上述第2导电型的第1晶体管(MN1)的控制端子之间的第1电容(C1)；以及连接在上述第1导电型的第2晶体管(MP2)的控制端子和上述第2导电型的第2晶体管(MN2)的控制端子之间的第2电容(C2)，上述第1导电型的第1及第2晶体管(MP1、MP2)的控制端子分别作为上述第1及第2反相器的输入(1、2)。
该电路取以下的第1至第3连接状态。即，在第1连接状态(第1期间)下，使上述第1反相器(MP1及MN1)的输出(OUTB)和上述第2反相器(MP2及MN2)的输入(2)成为非连接而且使上述第2反相器的输出(OUT)和上述第1反相器的输入(1)成为非连接，在上述第1及第2反相器的输入(1、2)上共同施加基准信号(VR)，而且，上述第2导电型的第1及第2晶体管(MN1及MN2)都取为二极管连接。
在第2连接状态(第2期间)下，解除上述第2导电型的第1及第2晶体管(MN1及MN2)的二极管连接，在上述第1反相器的输入(1)上供给第1输入信号(S1)，在上述第2反相器的输入(2)上供给第2输入信号(S2)。
在第3连接状态(第3期间)下，上述第1反相器(MP1及MN1)的输出(OUTB)与上述第2反相器(MP2及MN2)的输入(2)连接，而且，上述第2反相器(MP2及MN2)的输出(OUT)与上述第1反相器(MP1及MN1)的输入(1)连接。在本发明中，在第3连接状态下，使上述第1及与第2反相器的输入(1、2)和上述第1及第2输入信号(S1、S2)的输入端子成为非连接，这样构成也可以。
或者，本发明所涉及的信号放大器，参照图7，具备串联连接在第1及第2电源间，构成第1反相器的第1导电型的第1晶体管(MP1)及第2导电型的第1晶体管(MN1)；串联连接在上述第1及第2电源间，构成第2反相器的第1导电型的第2晶体管(MP2)及第2导电型的第2晶体管(MN2)；串联连接在上述第2导电型的第1晶体管(MN1)的控制端子和上述第1导电型的第1晶体管(MP1)的控制端子之间的第1及第3电容(C1及C3)；以及串联连接在上述第2导电型的第2晶体管(MN2)的控制端子和上述第1导电型的第2晶体管(MP2)的控制端子之间的第2及第4电容(C2及C4)，上述第1及第3电容(C1及C3)的连接点作为上述第1反相器的输入(1)，上述第2及第4电容(C2及C4)的连接点作为上述第2反相器的输入(2)。
该电路取以下的第1至第3连接状态。在第1连接状态(第1期间)下，使上述第1反相器的输出(OUTB)和上述第2反相器的输入(2)成为非连接而且使上述第2反相器的输出(OUT)和上述第1反相器的输入(1)成为非连接，在上述第1导电型的第1及第2晶体管(MP1及MP2)的控制端子上共同施加偏压信号(BP)，在上述第1及第2反相器的输入(1、2)上共同供给基准信号(VR)，而且，上述第2导电型的第1及第2晶体管(MN1及MN2)都取为二极管连接。
在第2连接状态(第2期间)下，解除上述第2导电型的第1及第2晶体管(MN1及MN2)的二极管连接，在上述第1反相器的输入(1)上供给第1输入信号(S1)，在上述第2反相器的输入(2)上供给第2输入信号(S2)。
在第3连接状态(第3期间)下，上述第1反相器(MP1及MN1)的输出(OUTB)与上述第2反相器(MP2及MN2)的输入(2)连接，而且，上述第2反相器(MP2及MN2)的输出(OUT)与上述第1反相器(MP1及MN1)的输入(1)连接。在本发明中，在第3连接状态下，使上述第1反相器的输入(1)和上述第1输入信号(S1)的输入端子成为非连接，使上述第2反相器的输入(2)和上述第2输入信号(S2)的输入端子成为非连接。
在本发明中，上述第1连接状态作为复位期间，在上述第1及第2电容(C1及C2)中积蓄上述第2导电型的第1、第2晶体管(MN1及MN2)的控制端子的电压和上述基准信号(VR)的差电压，在与接着的上述第2及第3连接状态所涉及的输入信号(S1、S2)对应的触发器动作中，就可以进行不依赖于元件偏差的动作。在本发明中，也可以把上述第2输入信号(S2)作为上述第1输入信号(S1)的互补信号。还有，在本发明中，上述第1及第2输入信号(S1、S2)的至少一方取为数字数据信号，上述基准信号(VR)设定在上述数字数据信号的振幅的范围内。在本发明中，可以分别取P通道、N通道来构成，或者，也可以分别取N通道、P通道来构成上述第1导电型、第2导电型。
本发明中，也可以针对在上述第1及第2输入信号(S1、S2)的输入端子的至少一方上连续输入的多个数据，按每个数据，依次取上述第1至第3连接状态(第1至第3期间)地进行切换控制。
或者，在本发明中，也可以针对在上述第1及第2输入信号(S1、S2)的至少一方上连续输入的多个数据，对于最初的数据，依次切换控制上述第1至第3连接状态(第1至第3期间)，对于以后的各数据，依次取上述第2及第3状态(第2及第3期间)地进行切换控制。
再补充一下，在本发明中，优选的是电源数少的构成，附图(图1及图7)表示电源数为3或4(VDD、VSS、VR及BP)的实施例。不过，在可以追加电源的场合，也可以是追加了偏压信号的实施方式。以下叙述图1及图7的变更例(图23及图24)。
参照图23，本发明所涉及的信号放大器，对于构成触发器的第1及第2反相器而言，构成上述第1反相器的第1晶体管对(第1导电型的第1晶体管(MP1)及第2导电型的第1晶体管(MN1))中的至少一方的晶体管(第1导电型的第1晶体管(MP1))的控制端子通过第1电容(C1)而与上述第1反相器的输入(1)连接，构成上述第2反相器的第2晶体管对(第1导电型的第2晶体管(MP2)及第2导电型的第2晶体管(MN2))中的至少一方的晶体管(第2导电型的第2晶体管(MN2))的控制端子通过第2电容(C2)而与上述第2反相器的输入(2)连接，在复位时，在使上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)成为彼此非连接的状态下，上述第1及第2反相器的输入共同接受基准信号(VR)，上述第1及第2晶体管对中的上述各一方的晶体管(第1导电型的第1晶体管(MP1)及第2导电型的第2晶体管(MN2))取为二极管连接，在上述第1及第2电容(C1、C2)中分别积蓄上述基准信号(VR)和上述各一方的晶体管(第1导电型的第1晶体管(MP1)及第2导电型的第2晶体管(MN2))的控制端子的电压差，在信号输入时，从上述基准信号(VR)切断上述第1及第2反相器的输入(1、2)，解除上述各一方的晶体管(第1导电型的第1晶体管(MP1)及第2导电型的第2晶体管(MN2))的二极管连接，上述第1及第2反相器的输入(1、2)接受第1及第2输入信号(S1、S2)，接着，连接上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)彼此而构成触发器。
在本发明中，也可以把上述各另一方的晶体管(第2导电型的第1晶体管(MN1)及第1导电型的第2晶体管(MP2))的控制端子作为上述第1及第2反相器的输入(1、2)。
或者，本发明所涉及的信号放大器，对于构成触发器的第1及第2反相器而言，构成上述第1反相器的第1晶体管对(第1导电型的第1晶体管(MP1)及第2导电型的第1晶体管(MN1))中的至少一方的晶体管(第1导电型的第1晶体管(MP1))的控制端子通过第1电容(C1)而与上述第1反相器的输入(1)连接，构成上述第2反相器的第2晶体管对(第1导电型的第2晶体管(MP2)及第2导电型的第2晶体管(MN2))中的至少一方的晶体管(第2导电型的第2晶体管(MN2))的控制端子通过第2电容(C2)而与上述第2反相器的输入(2)连接，在复位时，在使上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)成为彼此非连接的状态下，上述第1及第2反相器的输入(1、2)共同接受基准信号(VR)，上述第1及第2晶体管对中的上述各一方的晶体管(第1导电型的第1晶体管(MP1)及第2导电型的第2晶体管(MN2))取为二极管连接，各另一方的晶体管(第2导电型的第1晶体管(MN1)及第1导电型的第2晶体管(MP2))的控制端子分别接受第1及第2偏压信号(BN、BP)，在上述第1及第2电容(C1、C2)中分别积蓄上述基准信号(VR)和上述各一方的晶体管(第1导电型的第1晶体管(MP1)及第2导电型的第2晶体管(MN2))的控制端子的电压差，在信号输入时，从上述基准信号(VR)切断上述第1及第2反相器的输入(1、2)，从上述第1及第2偏压信号(BN、BP)切断上述各另一方的晶体管(第2导电型的第1晶体管(MN1)及第1导电型的第2晶体管(MP2))的控制端子，解除上述各一方的晶体管(第1导电型的第1晶体管(MP1)及第2导电型的第2晶体管(MN2))的二极管连接，上述第1及第2反相器的输入(1、2)分别接受第1及第2输入信号(S1、S2)，接着，连接上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)彼此而构成触发器，这样也可以。
在本发明中，还具备连接在上述第1及第2反相器(1、2)的输入和上述上述各另一方的晶体管(第2导电型的第1晶体管(MN1)及第1导电型的第2晶体管(MP2))的控制端子之间的第3及第4电容(C3、C4)，在上述复位时，分别积蓄上述基准信号(VR)和上述各另一方的晶体管(第2导电型的第1晶体管(MN1)及第1导电型的第2晶体管(MP2))的控制端子的电压差，这样构成也可以。
在本发明中，在连接上述第1及第2反相器的输入(1、2)和上述第2及第1反相器的输出(OUT、OUTB)彼此而构成触发器时，取为从上述第1及第2输入信号(S1、S2)切断了上述第1及第2反相器的输入(1、2)的状态，这样也可以。以下，就电源数少的构成的实施例进行说明。另外，图23可以进行与图1的各开关相同的控制，图24也可以进行与图7的各开关相同的控制。图23及图24的说明会比以下的图1及图7的详细说明更容易理解，因而省略。
实施例图1是表示本发明的第1实施例的构成的图。参照图1，本实施例所涉及的数字信号放大器具备源极与电源VDD共连的PMOS晶体管MP1及MP2；以及源极与电源VSS共连的NMOS晶体管MN1及MN2。PMOS晶体管MP2和NMOS晶体管MN2构成第2反相器，各自的漏极共连，该共同漏极构成第2反相器的输出端，并且构成数字信号放大器的输出端子OUT。PMOS晶体管MP1和NMOS晶体管MN1构成第1反相器，各自的漏极共连，该共同漏极构成第1反相器的输出端，并且构成输出数字信号放大器的输出端子OUT的互补信号的输出端子OUTB。本实施例所涉及的数字信号放大器具备连接在NMOS晶体管MN1的栅极和PMOS晶体管MP1的栅极间的电容C1；以及连接在NMOS晶体管MN2的栅极和PMOS晶体管MP2的栅极间的电容C2，PMOS晶体管MP1、MP2的栅极分别作为第1及第2反相器的输入端1、2。
再有，本实施例所涉及的数字信号放大器具备分别连接在基准信号VR的供给端子和第1及第2反相器的输入端(PMOS晶体管MP1及MP2栅极)1、2之间的开关SW1、SW2；分别连接在输入信号S1的输入端子和第1反相器的输入端1之间及输入信号S2的输入端子和第2反相器的输入端2之间的开关SW3、SW4；连接在NMOS晶体管MN1的栅极和输出端子OUTB(PMOS晶体管MP1和NMOS晶体管MN1的共连的漏极)之间的开关SW5；连接在NMOS晶体管MN2的栅极和输出端子OUT(PMOS晶体管MP2和NMOS晶体管MN2的共连的漏极)之间的开关SW6；连接在输出端子OUTB和第2反相器的输入端2之间的开关SW7；以及连接在输出端子OUT和第1反相器的输入端1之间的开关SW8。
本实施例可适用于在输入信号S1、S2的至少一方输入数字数据信号的触发器型电压比较电路，或者与比特线对连接的读出放大器电路(参照图13)等，作为消除例如晶体管的制造偏差等所涉及的偏移的构成。另外，基准信号VR设定在上述数字数据信号的振幅的范围内，优选的是取为振幅的中央值。
PMOS晶体管MP1、NMOS晶体管MN1构成CMOS反相器，PMOS晶体管MP2、NMOS晶体管MN2构成CMOS反相器，2个反相器的输入和输出互相连接而构成触发器。
图2是表示本实施例的动作的定时图。图3、图4、图5是表示图2的期间T1、T2、T3的电路连接构成的图。另外，以下，作为输入信号S1、S2，对于分别输入把基准信号VR取为中央值的数据信号(VR+Vd)和其互补值(VR-Vd)的场合的动作进行说明。
参照图2及图3，在期间T1，开关SW1、SW2、SW5、SW6接通，开关SW3、SW4、SW7、SW8关断。此时，如图3所示，在构成第1及第2反相器的输入端的PMOS晶体管MP1的栅极(端子1)及PMOS晶体管MP2的栅极(端子2)上施加兼作偏压信号的基准信号VR。NMOS晶体管MN1及NMOS晶体管MN2都取为二极管连接。在构成第1反相器的PMOS晶体管MP1和NMOS晶体管MN1中流过电流I1，在构成第2反相器的PMOS晶体管MP2和NMOS晶体管MN2中流过电流I2。还有，在NMOS晶体管MN1的栅极和NMOS晶体管MN2的栅极上，通过电容C1和电容C2而施加基准信号VR，在电容C1中积蓄NMOS晶体管MN1的栅极电压和基准信号VR的电位差，在电容C2中积蓄NMOS晶体管MN2的栅极电压和基准信号VR的电位差。即，在期间T1，在基准信号VR输入时，在电容C1中积蓄在第1反相器的晶体管MN1、MP1中流过同一电流(I1)的电位差，在电容C2中积蓄在第2反相器的晶体管MN2、MP2中流过同一电流(I2)的电位差。还有，即使在晶体管MN1、MP1、MN2、MP2的任意一个产生了特性偏差的场合，也能确实地形成在各反相器的晶体管对中流过同一电流的状态。期间T1作为为了正常进行期间T2、T3的动作的复位期间。
其次，参照图2及图4，在期间T2，开关SW1、SW2、SW5、SW6关断，开关SW3、SW4接通，开关SW7、SW8关断。
此时，电容C1、C2中积蓄的电位差以期间T1的状态被保持。还有，通过接通状态的开关SW3、SW4，把输入信号S1、S2的数据(VR+Vd)、(VR-Vd)分别输入到第1及第2反相器的输入端(端子1、2)。例如在Vd为正的场合，第1反相器中，PMOS晶体管MP1的栅极·源极电压减小，其漏极电流(source-to-drain电流)减小而成为(I1-ΔIp1)，NMOS晶体管MN1的栅极·源极电压增加，其漏极电流(drain-to-source电流)增加而成为(I1+ΔIn1)，第1反相器的输出(OUTB)(MP1及MN1的共同漏极)很大地向负侧(VSS侧)变化。另一方面，第2反相器中，PMOS晶体管MP2的漏极电流(source-to-drain电流)增加而成为(I2+ΔIp2)，NMOS晶体管MN2的漏极电流(drain-to-source电流)减小而成为(I2-ΔIn2)，第2反相器输出(OUT)(MP2及MN2共同漏极)很大地向正侧(VDD侧)变化。
其次，参照图2及图5，在期间T3，开关SW1、SW2、SW5、SW6关断，开关SW3、SW4关断，开关SW7、SW8接通。此时，电容C1、C2中积蓄的电位差继续以期间T1的状态被保持。如图5所示，通过接通状态的开关SW7，很大地向负侧(VSS侧)变化了的第1反相器(MP1及MN1)的输出OUTB与第2反相器(MP2及MN2)的输入(端子2)连接，通过接通状态的开关SW8，很大地向正侧(VDD侧)变化了的第2反相器(MP2及MN2)的输出OUT与第1反相器(MP1及MN1)的输入(端子1)连接，从而成为触发器构成，互补的输出OUT、OUTB变为HIGH电平(VDD)和LOW电平(VSS)，成为稳定状态。
这样，在本实施例中，在数据输出的开始的期间T1，对于第1反相器(MP1及MN1)、第2反相器(MP2及MN2)各自而言，在基准信号VR输入时，在电容C1中积蓄在第1反相器的晶体管MN1、MP1中流过同一电流(I1)的电位差，在电容C2中积蓄在第2反相器的晶体管MN2、MP2中流过同一电流(I2)的电位差。在接着的期间T2、T3，在与把基准信号VR取为中央值的数据信号(S1、S2)对应的触发器动作中，就可以进行不依赖于晶体管的特性偏差的动作。另外，在期间T1，电容C1、C2的电位差可以根据给定的电流(I1、I2)很快地确定，因而期间T1可以设定为充分短的时间。还有，在本实施例中，数据信号输入可以是S1、S2的任意一方。在该场合，另一方的输入取为基准信号VR。根据这样的本实施例，不依赖于触发器(MN1、MN2、MP1、MP2)的元件偏差。本实施例的数字信号放大器，除了触发器型电压比较器以外，还可适用于锁存放大型的接收器电路、存储器的读出放大器等。
在本实施例中，电源数取为VDD、VSS、VR，比图13的电路缩减了电源数，并且，可进行高速动作。
还有，在本实施例中，电容耦合的影响是，对于NMOS晶体管MN1、MN2的栅极，会分别产生电容C1和开关SW5的寄生电容的电容耦合，电容C2和开关SW6的寄生电容的电容耦合，不过，与图18所示的电路相比，与电容耦合有关的元件数少，电容耦合的影响足够小，对于很小的振幅的数据信号就能动作。
图6(A)和图6(B)是说明在本实施例中在输入信号S1、S2的至少一方上连续地输入数据的场合的开关控制的例子的图。给出了第1数据期间～第3数据期间和第N数据期间～第(N+2)数据期间的开关SW1～SW8的控制。此处，N是任意的正数。
在图6(A)所示的例子中，按每个数据进行期间T1～T3的控制。
在图6(B)所示的例子中，在第1及第N数据期间，进行期间T1～T3的控制，在接着的多个数据期间(至少第2及第3数据期间及第(N+1)及第(N+2)数据期间)，只进行期间T2～T3的控制。在接着的多个数据期间也利用在第1及第N数据期间的期间T1保持在电容C1及C2中的电荷，从而对于高的频率的数据信号也能对应。
其次，说明本发明的第2实施例。图7是表示本发明的第2实施例的构成的图。参照图7，本实施例的数字信号放大器是在参照图1说明了的上述第1实施例的电路构成中附加了电容C3、C4、开关SW9、SW10、偏压信号BP的供给端子的构成，电容C3连接在PMOS晶体管MP1的栅极和第1反相器的输入端1(开关SW1、SW3的连接点)之间，电容C4连接在PMOS晶体管MP2的栅极和第1反相器的输入端2(开关SW2、SW4的连接点)之间，开关SW9、SW10分别连接在偏压信号BP的供给端子和PMOS晶体管MP1、MP2的栅极之间。此外的构成与图1一样，因而省略说明。
在上述第1实施例中，基准信号(偏压信号)VR必须是使PMOS晶体管MP1及MP2接通的电压，对于差动输入信号(VR±Vd)的电平有制约。
还有，在上述第1实施例中，以基准信号VR的电位来决定电流I1、I2，所以消耗电流、动作速度的控制依赖于基准信号VR。
本实施例构成上述第1实施例的改良版。即，采用与基准信号VR不同的偏压信号BP，对于基准信号VR而言独立地控制在复位期间流过的电流，使低功率化成为可能。还有，可以把数字数据信号及基准信号VR的电压电平设定为不依赖于晶体管MP1、MN1、MP2、MN2的阈值电压的任意的电压电平。
图8是表示图7的电路的开关控制动作的定时图。图9、图10、图11分别是表示在图8的期间T1、T2、T3的图7的电路构成的图。另外，以下与上述第1实施例一样，作为输入信号S1、S2，对于分别输入把基准信号VR取为中央值的数据值(VR+Vd)和其互补值(VR-Vd)的场合的动作进行说明。
参照图8及图9，在期间T1，开关SW1、SW2、SW5、SW6、SW9、SW10接通，开关SW3、SW4，SW7、SW8关断。对于第1反相器(MP1及MN1)、第2反相器(MP2及MN2)各反相器而言，向PMOS晶体管MP1及MP2施加偏压信号BP，把NMOS晶体管MN1及MN2分别取为二极管连接，用偏压信号BP控制分别流过第1反相器(MP1及MN1)及第2反相器(MP2及MN2)的电流I1及I2。
在NMOS晶体管MN1及MN2、PMOS晶体管MP1及MP2的各栅极上分别通过电容C1、C2、C3、C4而施加基准信号VR，在电容C1、C2、C3、C4中分别积蓄流过电流I1、I2时的NMOS晶体管MN1及MN2、PMOS晶体管MP1及MP2的各栅极电压和基准信号VR的电位差。即，在期间T1，与上述实施例1一样，在基准信号VR输入时，在电容C1中积蓄在第1反相器的晶体管MN1、MP1中流过同一电流(I1)的电位差，在电容C2中积蓄在第2反相器的晶体管MN2、MP2中流过同一电流(I2)的电位差。再有，在本实施例中，在电容C3、C4中分别积蓄基准信号VR和偏压信号BP的电位差。还有，即使在晶体管MN1、MP1、MN2、MP2的任意一个产生了特性偏差的场合，也能确实地形成在各反相器的晶体管对中流过同一电流的状态。期间T1作为为了正常进行期间T2、T3的动作的复位期间。
其次，参照图8及图10，在期间T2，开关SW1、SW2、SW5、SW6、SW9、SW10关断，开关SW3、SW4接通，开关SW7、SW8关断。
此时，在电容C1、C2、C3、C4中积蓄的电位差以期间T1的状态被保持。还有，通过接通状态的开关SW3、SW4，把输入信号S1、S2的数据(VR+Vd)、(VR-Vd)分别输入到第1及第2反相器的输入端(端子1、2)。例如在Vd为正的场合，第1反相器中，PMOS晶体管MP1的漏极电流(source-to-drain电流)减小而成为(I1-ΔIp1)，NMOS晶体管MN1的漏极电流(drain-to-source电流)增加而成为(I1+ΔIn1)，第1反相器的输出(OUTB)(MP1及MN1的共同漏极)很大地向负侧(VSS侧)变化。另一方面，第2反相器中，PMOS晶体管MP2的漏极电流(source-to-drain电流)增加而成为(12+ΔIp2)，NMOS晶体管MN2的漏极电流(drain-to-source电流)减小而成为(I2-ΔIn2)，第2反相器的输出(OUT)(MP2及MN2的共同漏极)很大地向正侧(VDD侧)变化。
其次，参照图8及图11，在期间T3，开关SW1、SW2、SW5、SW6、SW9、SW10关断，开关SW3、SW4关断，开关SW7、SW8接通。此时，在电容C1、C2、C3、C4中积蓄的电位差继续以期间T1的状态被保持。如图11所示，通过接通状态的开关SW7，很大地向负侧(VSS侧)变化了的第1反相器(MP1及MN1)的输出OUTB与第2反相器(MP2及MN2)的输入(端子2)连接，通过接通状态的开关SW8，很大地向正侧(VDD侧)变化了的第2反相器(MP2及MN2)的输出OUT与第1反相器(MP1及MN1)的输入(端子1)连接，从而成为触发器构成，互补的输出OUT、OUTB变为HIGH电平(VDD)和LOW电平(VSS)，成为稳定状态。
这样，在本实施例中也能实现与上述第1实施例同样的效果，再有，在本实施例中，可以把数字数据信号及基准信号VR的电压电平设定为不依赖于晶体管MP1、MN1、MP2、MN2的阈值电压的任意的电压电平。
图12(A)、图12(B)是说明在输入信号S1、S2的至少一方上连续地输入数据时的开关控制的例子的定时图。图12(A)、图12(B)中表示第1～3数据期间和第N～(N+2)数据期间。此处，N是任意的正数。
在图12(A)所示的例子中，按每个数据进行期间T1～T3的控制。
在图12(B)所示的例子中，在第1及第N数据期间，进行期间T1～T3的控制，在接着的多个数据期间(至少第2及第3数据期间及第(N+1)及第(N+2)数据期间)，只进行期间T2～T3的控制(省略期间T1)。在接着的多个数据期间也利用在第1及第N数据期间的期间T1保持在电容C1～C4中的电荷，从而对于高的频率的数据信号也能对应。
以上就上述实施例说明了本发明，当然，本发明不只限于上述实施例的构成，而是还包括在本发明的范围内本领域技术人员能做的各种变形、修正。
权利要求
1.一种信号放大器，其特征在于，包含一方(第1反相器)的输入与另一方(第2反相器)的输出连接，上述一方的输出与上述另一方的输入连接，从而构成触发器的第1及第2反相器，构成上述第1反相器的第1晶体管对中的至少一方的晶体管的控制端子，通过第1电容，与上述第1反相器的输入分别连接，构成上述第2反相器的第2晶体管对中的至少一方的晶体管的控制端子，通过第2电容，与上述第2反相器的输入分别连接，在复位时，在使上述第1及第2反相器的彼此的输入和输出成为非连接的状态下，上述第1及第2反相器的输入共同接受基准信号，上述第1及第2晶体管对的上述各一方的晶体管取为二极管连接，在上述第1及第2电容中分别积蓄上述基准信号和上述各一方的晶体管的控制端子的电压差，在信号输入时，从上述基准信号切断上述第1及第2反相器的输入，解除上述各一方的晶体管的二极管连接，上述第1及第2反相器的输入接受第1及第2输入信号，接着，连接上述第1及第2反相器的彼此的输入和输出而构成触发器。
2.一种信号放大器，其特征在于，包含一方的输入(第1反相器)与另一方(第2反相器)的输出连接，上述一方的输出与上述另一方的输入连接，从而构成触发器的第1及第2反相器，构成上述第1反相器的第1晶体管对中的至少一方的晶体管的控制端子，通过第1电容，与上述第1反相器的输入分别连接，构成上述第2反相器的第2晶体管对中的至少一方的晶体管的控制端子，通过第2电容，与上述第2反相器的输入分别连接，在复位时，在使上述第1及第2反相器的彼此的输入和输出成为非连接的状态下，上述第1及第2反相器的输入共同接受基准信号，上述第1及第2晶体管对的上述各一方的晶体管取为二极管连接，各另一方的晶体管的控制端子分别接受第1及第2偏压信号，在上述第1及第2电容中分别积蓄上述基准信号和上述各一方的晶体管的控制端子的电压差，在信号输入时，从上述基准信号切断上述第1及第2反相器的输入，从上述第1及第2偏压信号切断上述各另一方的晶体管的控制端子，解除上述各一方的晶体管的二极管连接，上述第1及第2反相器的输入分别接受第1及第2输入信号，接着，连接上述第1及第2反相器的彼此的输入和输出而构成触发器。
3.根据权利要求2所述的信号放大器，其特征在于，使上述偏压信号和上述基准信号的电压相等。
4.根据权利要求1或2所述的信号放大器，其特征在于，上述第1及第2输入信号的至少一方为数字数据信号，上述基准信号设定在上述数字数据信号的振幅的范围内。
5.根据权利要求2所述的信号放大器，其特征在于，上述第1晶体管对的上述另一方的晶体管的控制端子通过第3电容而与上述第1反相器的输入连接，上述第2晶体管对的上述另一方的晶体管的控制端子通过第4电容而与上述第2反相器的输入连接，在复位时，在上述第3及第4电容中分别积蓄上述基准信号和上述各另一方的晶体管的控制端子的电压的差。
6.根据权利要求1或2所述的信号放大器，其特征在于，上述第1及第2反相器的输入，在上述信号输入时，从上述基准信号被切断，接受上述第1及第2输入信号，接着，在从上述第1及第2输入信号切断了上述第1及第2反相器的输入的状态下，连接上述第1及第2反相器的彼此的输入和输出而构成触发器。
7.一种信号放大器，其特征在于，具有控制电路，该控制电路具备串联连接在第1及第2电源间，构成第1反相器的第1导电型的第1晶体管及第2导电型的第1晶体管；串联连接在上述第1及第2电源间，构成第2反相器的第1导电型的第2晶体管及第2导电型的第2晶体管；一端与上述第1导电型的第1晶体管的控制端子连接，另一端与上述第2导电型的第1晶体管的控制端子连接的第1电容；以及一端与上述第1导电型的第2晶体管的控制端子连接，另一端与上述第2导电型的第2晶体管的控制端子连接的第2电容，上述第1导电型的第1及第2晶体管的控制端子分别作为上述第1及第2反相器的输入，对以下第1至第3连接状态进行切换控制使上述第1反相器的输出和上述第2反相器的输入成为非连接而且使上述第2反相器的输出和上述第1反相器的输入成为非连接，上述第1及第2反相器的输入共同与基准信号连接，而且，上述第2导电型的第1及第2晶体管都取为二极管连接的第1连接状态，解除上述第2导电型的第1及第2晶体管的二极管连接，在上述第1及第2反相器的输入上分别供给第1及第2输入信号的第2连接状态，以及上述第1反相器的输出与上述第2反相器的输入连接，而且，上述第1反相器的输入与上述第2反相器的输出连接的第3连接状态。
8.根据权利要求7所述的信号放大器，其特征在于，在上述第3连接状态下，使上述第1及第2反相器的输入和上述第1及第2输入信号的输入端子成为非连接。
9.根据权利要求7或8所述的信号放大器，其特征在于，上述控制电路具备分别连接在上述基准信号的供给端子和上述第1反相器的输入之间及上述基准信号的供给端子和上述第2反相器的输入之间的第1及第2开关；分别连接在上述第1输入信号的输入端子和上述第1反相器的输入之间及上述第2输入信号的输入端子和上述第2反相器的输入之间的第3及第4开关；连接在上述第2导电型的第1晶体管的控制端子和上述第1反相器的输出之间的第5开关；连接在上述第2导电型的第2晶体管的控制端子和上述第2反相器的输出之间的第6开关；连接在上述第1反相器的输出和上述第2反相器的输入之间的第7开关；以及连接在上述第2反相器的输出和上述第1反相器的输入之间的第8开关。
10.根据权利要求9所述的信号放大器，其特征在于，在第1期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关取为接通状态，上述第3开关、上述第4开关取为关断状态，上述第7开关、上述第8开关取为关断状态，构成上述第1连接状态，在第2期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关取为关断状态，上述第3开关、上述第4开关取为接通状态，上述第7开关、上述第8开关取为关断状态，构成上述第2连接状态，在第3期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关取为关断状态，上述第3开关、上述第4开关取为关断状态，上述第7开关、上述第8开关取为接通状态，构成上述第3连接状态。
11.根据权利要求7所述的信号放大器，其特征在于，上述基准信号取为使上述第1导电型的第1及第2晶体管成为接通状态的电压。
12.一种信号放大器，其特征在于，具有控制电路，该控制电路具备串联连接在第1及第2电源间，构成第1反相器的第1导电型的第1晶体管及第2导电型的第1晶体管；串联连接在上述第1及第2电源间，构成第2反相器的第1导电型的第2晶体管及第2导电型的第2晶体管；串联连接在上述第2导电型的第1晶体管的控制端子和上述第1导电型的第1晶体管的控制端子之间的第1及第3电容；以及串联连接在上述第2导电型的第2晶体管的控制端子和上述第1导电型的第2晶体管的控制端子之间的第2及第4电容，上述第1及第3电容的连接点作为上述第1反相器的输入，上述第2及第4电容的连接点作为上述第2反相器的输入，对以下第1至第3连接状态进行切换控制使上述第1反相器的输出和上述第2反相器的输入成为非连接而且使上述第2反相器的输出和上述第1反相器的输入成为非连接，在上述第1导电型的第1及第2晶体管的控制端子上共同施加偏压信号，在上述第1及第2反相器的输入上共同供给基准信号，而且，上述第2导电型的第1及第2晶体管都取为二极管连接的第1连接状态，解除上述第2导电型的第1及第2晶体管的二极管连接，在上述第1反相器的输入上供给第1输入信号，在上述第2反相器的输入上供给第2输入信号的第2连接状态，上述第1反相器的输出与上述第2反相器的输入连接，而且，上述第1反相器的输入与上述第2反相器的输出连接的第3连接状态。
13.根据权利要求12所述的信号放大器，其特征在于，在上述第3连接状态下，使上述第1反相器的输入和上述第1输入信号的输入端子成为非连接，使上述第2反相器的输入和上述第2输入信号的输入端子成为非连接。
14.根据权利要求12或13所述的信号放大器，其特征在于，上述控制电路具备连接在上述基准信号的供给端子和上述第1反相器的输入之间的第1开关；连接在上述基准信号的供给端子和上述第2反相器的输入之间的第2开关；连接在上述第1输入信号的输入端子和上述第1反相器的输入之间的第3开关；连接在上述第2输入信号的输入端子和上述第2反相器的输入之间的第4开关；连接在上述第2导电型的第1晶体管的控制端子和上述第1反相器的输出之间的第5开关；连接在上述第2导电型的第2晶体管的控制端子和上述第2反相器的输出之间的第6开关；连接在上述第1反相器的输出和上述第2反相器的输入之间的第7开关；连接在上述第2反相器的输出和上述第1反相器的输入之间的第8开关；以及分别连接在上述偏压信号的供给端子和上述第1导电型的第1晶体管的控制端子之间及上述偏压信号的供给端子和上述第1导电型的第2晶体管的控制端子之间的第9及第10开关。
15.根据权利要求14所述的信号放大器，其特征在于，在第1期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关、上述第9开关、上述第10开关取为接通状态，上述第3开关、上述第4开关取为关断状态，上述第7开关、上述第8开关取为关断状态，构成上述第1连接状态，在第2期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关、上述第9开关、上述第10开关取为关断状态，上述第3开关、上述第4开关取为接通状态，上述第7开关、上述第8开关取为关断状态，构成上述第2连接状态，在第3期间，上述第1开关、上述第2开关、上述第5开关、上述第6开关、上述第9开关、上述第10开关取为关断状态，上述第3开关、上述第4开关取为关断状态，上述第7开关、上述第8开关取为接通状态，构成上述第3连接状态。
16.根据权利要求1、2、7、12中任意一项所述的信号放大器，其特征在于，上述第2输入信号为上述第1输入信号的互补信号。
17.根据权利要求7或12所述的信号放大器，其特征在于，上述第1及第2输入信号的至少一方为数字数据信号，上述基准信号设定在上述数字数据信号的振幅的范围内。
18.根据权利要求7或12所述的信号放大器，其特征在于，针对在上述第1及第2输入信号的至少一方上连续输入的多个数据，按每个数据，依次取上述第1至第3连接状态地进行切换控制。
19.根据权利要求7或12所述的信号放大器，其特征在于，针对在上述第1及第2输入信号的至少一方上连续输入的多个数据，对于最初的数据，依次切换控制上述第1至第3连接状态，对于以后的给定数的连续数据，省略上述第1连接状态，取上述第2及第3状态地进行切换控制。
20.根据权利要求1、2、7、12中任意一项所述的信号放大器，其特征在于，上述各晶体管由MOS晶体管构成。
21.根据权利要求1、2、7、12中任意一项所述的信号放大器，其特征在于，上述各晶体管由薄膜晶体管构成。
22.一种具备权利要求1、2、7、12中任意一项所述的信号放大器的读出放大器。
23.一种具备权利要求1、2、7、12中任意一项所述的信号放大器的触发器型电压比较器。
24.一种具备权利要求1、2、7、12中任意一项所述的信号放大器的锁存电路。
全文摘要
一种可以进行高速动作，可以进行不依赖于元件偏差的高可靠性动作的放大器。在复位时，在使第1及第2反相器的彼此的输入(1、2)和输出(OUT、OUTB)成为非连接的状态下，在第1及第2反相器的输入(1、2)上共同供给基准信号(VR)，晶体管(MN1、MN2)取为二极管连接，在第1及第2电容(C1、C2)中积蓄基准信号(VR)和晶体管的控制端子的电压差，在信号输入时，解除晶体管(MN1、MN2)的二极管连接，从基准信号切断第1及第2反相器的输入(1、2)，对其分别供给第1及第2输入信号(S1、S2)，接着，连接第1及第2反相器的彼此的输入和输出而构成触发器。
文档编号G11C7/06GK101030765SQ20071008440
公开日2007年9月5日 申请日期2007年3月2日 优先权日2006年3月2日
发明者土弘, 石桥修 申请人:恩益禧电子股份有限公司, 日本电气株式会社