专利名称：适应九管存储单元读写功能的行选择器的制作方法
技术领域：
本发明涉及一种适应九管存储单元读写功能的行选择器，属于数字电子领域。
背景技术：
现有存储器一般以传统的六管结构作为其存储单元(如图l)，六管存储单 元具有速度快，面积小等诸多优点。但是其单元结构中数据节点通过门控管
(A^5，iW)直接与位线『丄相连，在读周期中由于反相器和门控管的分压使数据 节点中存储的数据更易受到外界噪声的影响，这导致了其读稳定性和噪声容限 的下降，而为了满足一定读稳定性的要求，就要求其交叉耦合反相器中的下拉 晶体管(A^，iV2)的尺寸要相应的加大，这就导致了静态功耗的增加。
九管存储单元的结构(如图2)能够提高存储单元的读稳定性和降低功耗， 克服六管存储单元存在的缺点。在读周期中，不失一般性的假设MWe7中存储 了数据'T'，万丄被预充至高电平，『iU言号保持在低电平，i D提升至高电平开 始读取。此时iV5、 7V7开启，S丄通过iV5、 W7放电，此过程中数据节点M^e/ 与位线完全隔离，使其读稳定性大为提高。由于其读稳定性大为提高，则九管 存储单元的晶体管的尺寸可以最小化而不用为读稳定性考虑，这就降低了功耗。
对于传统的六管存储单元，读写过程中只有位线『￡ 一个信号控制，读写 周期中『Z均为高电平。因此译码线可直接与位线『丄相连以达到选择当前行 的目的。而在改进的九管存储单元中，用到了『及和i D两个信号。在写周期 中，『i 信号为高，i^信号为低，在读周期中，『/ 信号为低，i D信号为高。 这使得译码线无法直接控制选择需要被读写的行。
发明内容
本发明的目的是解决九管存储单元无法通过译码线直接控制选择需要被读 写的行的问题，提供了一种适应九管存储单元读写功能的行选择器。
本发明包括三输入与门、二输入与门和非门，三输入与门的第一输入端为 写控制信号输入端，三输入与门的第三输入端为非门端，三输入与门的输出端为行选择写使能信号输出端；三输入与门的第二输入端和二输入与门的第一输入端为行地址信号输入端，二输入与门的第二输入端和非门的输入端为读控制信号输入端，非门的输出端和三输入与门的非门端相连，二输入与门的输出端为行选择读使能信号输出端。
本发明的优点本发明提出一种行选择器结构。其输入端分别接收读写控制信号和由译码线输出的行地址信号，其输出端分别与附线、i D线相连。通过地址信号的译码结果和读写控制信号来选择当前需要进行读写的行，并正确的进行读写操作。
图1是六管存储单元结构示意图，图2是九管存储单元结构示意图，图3是本发明行选择器的结构示意图，图4是本发明所述行选择器的具体电路图，图5是应用本发明方法的九管存储单元的效果仿真图。
具体实施例方式
具体实施方式
一下面结合图3至图5说明本实施方式，本实施方式包括三输入与门1、 二输入与门2和非门3，三输入与门1的第一输入端为写控制信号输入端，三输入与门1的第三输入端为非门端，三输入与门1的输出端为行选择写使能信号输出端；三输入与门1的第二输入端和二输入与门2的第一输入端为行地址信号输入端，二输入与门2的第二输入端和非门3的输入端为读控制信号输入端，非门3的输出端和三输入与门1的非门端相连，二输入与门2的输出端为行选择读使能信号输出端。
参见图3所示本发明的结构，行地址信号输入端接入的信号为行地址信号i mi;，是译码器的结果，如当前行的译码结果为高电平，则行地址信号i mv为高电平，即当前行为有效行，代表该行被选中；写控制信号输入端接入的信号为写控制信号,&，高电平时有效；读控制信号输入端接入的信号为读控制信号及e^，高电平时有效；如果要对该行进行写操作，则让写控制信号『n化置高电平，读控制信号i e^置低电平；如果要对该行进行读操作，则让读控制信号i e^置高电平，写控制信号,&置低电平；选择写使能信号输出端接九管存储单元的f^线接，高电平时有效，行选择读使能信号输出端接九管存储单元的i Z)线高电平时有效，『及高、i "低代表对当前选中行进行写操作，fra低、及D高代表对当前选中行进行读操作。
下面结合一个具体的实施例说明其工作原理，用九管存储单元构成的存储
器中包括有m行九管存储单元，m为自然数，每行都接有本发明所述的行选择器，每行的地址由译码器的结果确定，本发明所述行选择器中行地址信号i cnv接译码器的结果，如当前行的译码结果为高电平，即当前行为有效行，代表该行被选中，对该行进行读写操作。
对选中行进行写操作的分析，三输入与门1的三个输入端分别为第一输入端(写控制信号输入端)、写控制信号PfW&高电平；第二输入端(行地址信号输入端)、行地址信号/ cnv高电平，因为高电平有效，高电平表示当前行被选中；
第三输入端(非门端)、读控制信号及eW低电平，经非门3后变成高电平接非门端。
即三输入与门1的三个输入端都为高电平，则行选择写使能信号输出端输出结果为高电平，即九管存储单元的『及线接高电平，进行写操作。二输入与门2的两个输入端分别为-
第一输入端(行地址信号输入端)、行地址信号i ow高电平，因为高电平有效，高电平表示当前行被选中；
第二输入端(读控制信号输入端)、读控制信号i e""低电平。
即二输入与门2的两个输入端分别为高电平和低电平，行选择读使能信号输出端输出结果为低电平，即九管存储单元的i "线接低电平，不进行读操作。
通过本发明所述的行选择器，使应用九管存储单元的存储器能对选中的行进行正确的写操作，未被选中的行即使此时写控制信号为高电平也不进行任何操作，分析如下
如当前行未被选中，则行地址信号i ，低电平，结合上述各端口电平的分析，三输入与门1的输入端一低两高，则输出结果为低电平，即九管存储单元的附线接低电平；二输入与门2的输入端两个低电平，则输出结果为低电平，即九管存储单元的i D线接低电平，未被选中的行不进行读或写的操作。
对选中行进行读操作的分析和写操作的分析相似，三输入与门1的三个输入端分别为第一输入端(写控制信号输入端)、写控制信号附他低电平；
第二输入端(行地址信号输入端)、行地址信号i mv高电平，因为高电平有
效，高电平表示当前行被选中；
第三输入端(非门端)、读控制信号及e^/高电平，经非门3后变成低电平
接非门端。
即三输入与门1的三个输入端两个为高电平， 一个为低电平，则输出结果为低电平，即九管存储单元的『i 线接低电平，不进行写操作。二输入与门2的两个输入端分别为
第一输入端(行地址信号输入端)、行地址信号^w高电平，因为高电平有效，高电平表示当前行被选中；
第二输入端(读控制信号输入端)、读控制信号/ e。c/高电平。
即二输入与门2的两个输入端都为高电平，输出结果为高电平，即九管存储单元的i D线接高电平，进行读操作。
通过本发明所述的行选择器，使应用九管存储单元的存储器能对选中的行进行正确的读操作，未被选中的行即使读控制信号为高电平也不进行任何操作，分析如下
如当前行未被选中，则行地址信号i ，低电平，结合上述电平的分析，三输入与门1的输入端三低，则输出结果为低电平，即九管存储单元的^ 线接低电平；二输入与门2的输入端一低一高，则输出结果为低电平，即九管存储单元的及"线接低电平，未被选中的行不进行读或写的操作。
综上所述，通过本发明所述行选择器的设计，实现了对由九管存储单元组成的存储阵列的行的正确选择以及对存储单元的控制信号的正确逻辑的获得。
给出一个实现本发明所述行选择功能的具体的电路图如图4所示。
下面结合图5所示的实验仿真效果图，证明由九管存储单元的存储器应用本发明所述行选择器的正确性。
以九管存储单元为核心搭建一个8K大小的完整存储器，将本发明应用其中并对其进行了读写功能测试，测试结果如下
图中所述输入数据为8位的十六进制数据，^w为行地址信号，附你为写控制信号，i e^为读控制信号，读出数据为8位的十六进制数据，应与输入数据相同，c汰为时钟信号。由图看出，4ns时写入数据1， 19ns时读出数据1; 28ns和40ns时连续写入数据7和f， 55ns和63ns时分别读出7和f。说明了本发明的正确性和可用性。
权利要求
1、适应九管存储单元读写功能的行选择器，其特征在于，它包括三输入与门(1)、二输入与门(2)和非门(3)，三输入与门(1)的第一输入端为写控制信号输入端，三输入与门(1)的第三输入端为非门端，三输入与门(1)的输出端为行选择写使能信号输出端；三输入与门(1)的第二输入端和二输入与门(2)的第一输入端为行地址信号输入端，二输入与门(2)的第二输入端和非门(3)的输入端为读控制信号输入端，非门(3)的输出端和三输入与门(1)的非门端相连，二输入与门(2)的输出端为行选择读使能信号输出端。
2、 根据权利要求1所述的适应九管存储单元读写功能的行选择器，其特征 在于，写控制信号输入端、行地址信号输入端和读控制信号输入端都是高电平 有效。
全文摘要
适应九管存储单元读写功能的行选择器，属于数字电子领域，本发明为了解决九管存储单元无法通过译码线直接控制选择需要被读写行的问题。本发明包括三输入与门、二输入与门和非门，三输入与门的第一输入端为写控制信号输入端，三输入与门的第三输入端为非门端，三输入与门的输出端为行选择写使能信号输出端，接九管存储单元WR线；三输入与门的第二输入端和二输入与门的第一输入端为行地址信号输入端，二输入与门的第二输入端和非门的输入端为读控制信号输入端，非门的输出端和三输入与门的非门端相连，二输入与门的输出端为行选择读使能信号输出端，接九管存储单元的RD线，本发明用于九管存储单元的存储器的行选择。
文档编号G11C11/407GK101567214SQ20091007223
公开日2009年10月28日 申请日期2009年6月10日 优先权日2009年6月10日
发明者旭 白, 许秉时, 赵慧卓 申请人:哈尔滨工业大学