专利名称：一种噪声电流补偿电路的制作方法
技术领域：
本发明涉及一种对存在较大噪声电流的电路进行补偿，从而消除电路中噪声电流对电路所产生的不利影响的噪声电流补偿电路，属于集成电路设计技术领域。所设计的噪声电流补偿电路可以应用于SRAM的位线漏电流补偿上，因为当位线上存在较大的漏电流时，会造成两根位线间的电压差的减小从而会导致后续电路无法正确识别信号。
背景技术：
电路中的噪声电流是指那些在电路中会干扰电路正常工作的那部分电流。虽然在电路中噪声电流的存在不可避免，但是噪声电流的影响却是不能被忽略的，噪声电流在电路中最大的问题是会干扰正常信号的正确识别。特别是随着CMOS技术的进步，电路的工作电压和阈值电压的下降将使得电路中漏电流对电路的影响开始越来越显著，使得电路呈现出不稳定性。而当这些漏电流作为噪声电流对电路的正常工作构成威胁时，就必须采取措施以消除噪声电流对电路的不利影响，从而增强电路的稳定性。
发明内容
发明目的针对现有技术中存在的问题和不足，本发明提供一种用以消除噪声电流增强电路稳定性的噪声电流补偿电路。技术方案一种噪声电流补偿电路，该电路主要是由7个PMOS管(即，第一 PMOS 管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6 和第七PMOS管P7)和8个NMOS管(即，第一 NMOS管Ni、第二 NMOS管N2、第三NMOS管N3、 第四匪OS管N4、第五匪OS管N5、第六匪OS管N6、第七匪OS管N7和第八匪OS管N8)所组成。该噪声电流补偿电路有两个输入输出端(第一输入输出端A和第二输入输出端B)，以及两个互补的控制信号CON和C0NF。其中第一 PMOS管Pl的源端连电源电压VDD，其漏端与第二输入输出端B相连，其栅端与第二 PMOS管P2的漏端相连；所述第二 PMOS管P2的源端与电源电压VDD相连，第二 PMOS 管P2的栅端与第三NMOS管N3的栅端相连并与控制信号CON相连；所述第三NMOS管N3的源端与第三PMOS管P3的源端相连并与第二 PMOS管P2的漏端相连，第三NMOS管N3的漏端与第三PMOS管P3的漏端相连；所述第三PMOS管P3的栅端与控制信号CON的互补信号 CONF相连；所述第四PMOS管P4的漏端和第四NMOS管N4的漏端相连并与第三PMOS管P3 的漏端相连；第四PMOS管P4的源端与电源电压VDD相连，第四PMOS管P4的栅端与第五 PMOS管P5的栅端相连并与第七PMOS管P7的栅端相连；所述第五PMOS管P5的栅端与其漏端相连并与第五NMOS管N5的漏端相连，第五PMOS管P5的源端与电源电压VDD相连 ’第四NMOS管N4的栅端与第七NMOS管N7的栅端相连并直接与第二输入输出端B相连，第五 NMOS管N5的栅端直接与第二输入输出端A相连，第四NMOS管N4的源端与第五NMOS管N5 的源端相连并与第八NMOS管N8的漏端相连；第七PMOS管P7的源端直接与电源电压VDD相连，第七PMOS管P7的漏端与第七NMOS管N7的漏端相连，第七NMOS管N7的源端也与第八 NMOS管N8的漏端相连；第八NMOS管N8的栅端与控制信号CON相连，其源端与电源地VSS 直接相连；第六PMOS管P6的源端与第六NMOS管N6的源端相连并与第七NMOS管N7的漏端相连，第六PMOS管P6的漏端与第六NMOS管N6的漏端相连并与第一 NMOS管m的栅端相连；所述第六PMOS管P6的栅端与控制信号CONF直接相连，第六NMOS管N6的栅端与控制信号CON直接相连；第二 NMOS管N2的栅端也与控制信号CONF直接相连，第二 NMOS管N2 的源端直接与电源地VSS相连，其漏端与NMOS管m的栅端相连；所述第一 NMOS管m的源端与电源地VSS直接相连，其漏端则与第二输入输出端B直接相连；此外，第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS 管P5、第六PMOS管P6和第七PMOS管P7的体端均与电源电压VDD相连；第一 NMOS管Ni、 第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七 NMOS管N7和第八NMOS管N8的体端均与电源地VSS相连。有益效果与现有技术相比，本发明所提供的噪声电流补偿电路在正常工作状态下通过检测原电路中两根信号线上的电位变化率的变化情况，自动让原电路中放电较慢的一端信号放电更慢，让原电路中放电较快的一端信号放电更快，从而消除噪声电流对原电路的不利影响，从而增强电路的稳定性，为后续电路信号的正确识别提供帮助。该电路可以用于SRAM的位线漏电流补偿上，因为SRAM位线上较大漏电流的存在会导致位线两端电位差的减小而造成后续电路无法正确识别信号。
图1是本发明实施例的电路结构图；图2是用于模拟噪声电流的电路结构图；图3是将噪声电流补偿电路放入后的电路结构图；图4是未加噪声电流补偿电路的信号仿真波形图；图5是放入噪声电流补偿电路的信号仿真波形图；图6是原电路中在未加噪声电流补偿电路时的Y端电位与X端电位之差的 mismatch蒙特卡洛仿真波形图(100次)；图7是原电路中在放入噪声电流补偿电路时的Y端电位与X端电位之差的 mismatch蒙特卡洛仿真波形图(100次)
具体实施例方式下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。如图1所示，本发明实施例的噪声电流补偿电路该电路主要是由7个PMOS管(即， 第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六 PMOS管P6和第七PMOS管P7)和8个NMOS管(即，第一 NMOS管Ni、第二 NMOS管N2、第三匪OS管N3、第四NMOS管N4、第五匪OS管N5、第六匪OS管N6、第七匪OS管N7和第八匪OS 管N8)所组成。该噪声电流补偿电路有两个输入输出端A和B，以及两个互补的控制信号CON 禾口 CONF0其具体连接关系如下第一 PMOS管Pl的源端连电源电压VDD，其漏端与第二输入输出端B相连，其栅端与第二 PMOS管P2的漏端相连；所述第二 PMOS管P2的源端与电源电压VDD相连，第二 PMOS管P2的栅端与第三NMOS管N3的栅端相连并与控制信号CON相连； 所述第三NMOS管N3的源端与第三PMOS管P3的源端相连并与第二 PMOS管P2的漏端相连， 第三NMOS管N3的漏端与第三PMOS管P3的漏端相连；所述第三PMOS管P3的栅端与控制信号CON的互补信号CONF相连；所述第四PMOS管P4的漏端和第四NMOS管N4的漏端相连并与第三PMOS管P3的漏端相连；第四PMOS管P4的源端与电源电压VDD相连，第四PMOS 管P4的栅端与第五PMOS管P5的栅端相连并与第七PMOS管P7的栅端相连；所述第五PMOS 管P5的栅端与其漏端相连并与第五NMOS管N5的漏端相连，第五PMOS管P5的源端与电源电压VDD相连；第四NMOS管N4的栅端与第七NMOS管N7的栅端相连并直接与第二输入输出端B相连，第五NMOS管N5的栅端直接与第二输入输出端A相连，第四NMOS管N4的源端与第五NMOS管N5的源端相连并与第八NMOS管N8的漏端相连；第七PMOS管P7的源端直接与电源电压VDD相连，第七PMOS管P7的漏端与第七NMOS管N7的漏端相连，第七NMOS管 N7的源端也与第八NMOS管N8的漏端相连；第八NMOS管N8的栅端与控制信号CON相连，其源端与电源地VSS直接相连；第六PMOS管P6的源端与第六NMOS管N6的源端相连并与第七NMOS管N7的漏端相连，第六PMOS管P6的漏端与第六NMOS管N6的漏端相连并与第一 NMOS管附的栅端相连；所述第六PMOS管P6的栅端与控制信号CONF直接相连，第六NMOS 管N6的栅端与控制信号CON直接相连；第二 NMOS管N2的栅端也与控制信号CONF直接相连，第二 NMOS管N2的源端直接与电源地VSS相连，其漏端与NMOS管m的栅端相连；所述第一 NMOS管m的源端与电源地VSS直接相连，其漏端则与第二输入输出端B直接相连；此外，第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS 管P5、第六PMOS管P6和第七PMOS管P7的体端均与电源电压VDD相连；第一 NMOS管Ni、 第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七 NMOS管N7和第八NMOS管N8的体端均与电源地VSS相连。如图2所示，在该电路模型中，有两根信号线X和Y，电容Cl和电容C2分别用于模拟X和Y上的负载电容，且均为500pF。电路模型中用一个W = 600nm,L = 60nm的第一 NMOS管附来模拟电路的工作电流，用一个W = 120nm, L = 60nm的第二 NMOS管N2来模拟电路中的噪声电流，可以看出，在电路开始工作时，其工作电流是噪声电流的5倍。第一 PMOS管Pl 第三PMOS管P3用于初始化原电路，当电路开始工作时，这三个PMOS均处于截止状态。另外CON是电路的控制信号，用于控制电路所处的状态，当CON = “0”时，第一 PMOS管Pl 第三PMOS管P3均导通使得两根信号线X和Y的电位均处于电源电压VDD，此时第一 NMOS管m和第二 NMOS管N2也处于截止状态，于是电路处于预充状态，也就是初始化状态；而当CON = “1”时，电路进入工作状态，此时第一 NMOS管附和第二 NMOS管N2导通，第一 PMOS管Pl 第三PMOS管P3截止，工作电流和噪声电流分别对信号线X和Y进行放电。图中的SA为灵敏放大器，用于检测并放大两根信号线X和Y之间的电位差。该电路的电源电压VDD为1.2V。本发明的噪声电流补偿电路的工作原理如下主电路与所提出的噪声电流补偿电路之间的连接关系如图3所示。电源电压VDD=1. 2V，CON和CONF是一对互补的控制信号，当CON = “0”，CONF = “1”时，主电路中的两根信号线X和Y处于预充电状态，与此同时补偿电路中的第三PMOS管P3和第三NMOS管 N3，第六PMOS管P6和第六NMOS管N6，以及第八NMOS管N8均处于关闭状态，此时由于第二 PMOS管P2导通使得第一 PMOS管Pl的栅压为VDD，第二 NMOS管N2导通使得NMOS管附的栅压为VSS，这样，第一 PMOS管Pl和第一 NMOS管m同样处于关闭状态，该噪声电流补偿电路就对原电路不产生影响，整个电路处于初始化状态，如图1和3所示。当CON = “ 1 ”，CONF =“0”时，电路则进入工作状态。此时，工作电流开始对原电路中的X端放电，噪声电流开始对原电路中的Y端放电。由于工作电流是噪声电流的5倍，且X和Y上的负载电容均相同， 于是X的SR(slew rate)会比Y的SR要大。另外，该噪声电流补偿电路中的第三PMOS管 P3、第三匪OS管N3、第六PMOS管P6、第六匪OS管N6以及第八匪OS管N8也同时打开，第二 NMOS管N2和第二 PMOS管P2也同时关闭，此时该补偿电路开始工作。参看图1，当补偿电路的第二输入输出端B的放电速度，也即B端的SR比A端的SR大时，第四PMOS管P4和第四NMOS管N4的漏端电位、第七PMOS管P7和第七NMOS管N7的漏端电位会随之升高，这样，第一 PMOS管Pl的栅压和第一 NMOS管附的栅压会随之不断上升，导致第一 PMOS管Pl 的驱动能力不断下降，第一 NMOS管m的驱动能力不断增强从而不断拉低B端电位。而B端电位的拉低又会加剧B端的放电速度，于是，若在初始状态时，B端的SR比A端的SR大，那么该补偿电路就会为原电路提供正反馈回路，使得原电路中放电较快的信号端放电更快。反之，若在初始状态时，第二输入输出端B的SR比第一输入输出端A的SR小，则第四PMOS管P4和第四NMOS管N4的漏端电位、第七PMOS管P7和第七NMOS管N7的漏端电位会随之不断下降，这样，第一 PMOS管Pl的栅压和第一 NMOS管m的栅压会随之不断下降，导致第一 NMOS管m的驱动能力不断下降，第一 PMOS管Pl的驱动能力不断增强从而不断拉高B端电位。而B端电位的拉高又会抑制B端的放电速度，于是，若在初始状态时，B端的SR比A端的SR小，那么该补偿电路同样会为原电路提供正反馈回路，使得原电路中放电较慢的信号端放电更慢。这样，当对原电路采用该补偿电路后，此噪声电流补偿电路会根据原电路中两根信号线X和Y上的电位变化率的变化情况，自动让原电路中放电较慢的一端信号放电更慢， 让原电路中放电较快的一端信号放电更快，从而消除噪声电流对电路的不利影响，为后续电路信号的正确识别提供帮助。图4所示为未加补偿电路的信号波形图，图5所示为加入补偿电路后的信号波形图。从图4中可以看出噪声电流对电路的影响，较大的噪声电流会干扰后续电路的信号正确识别，从而对电路的稳定性构成威胁。以建立1/2VDD的电位差，也就是600mV电位差为例，表1显示的是两种情况在室温下，五个不同工艺角下所需要的时间差Δ T (从电路开始工作到600mV电位差建立的时间之差)表权利要求
1. 一种噪声电流补偿电路，其特征在于包括第一 PMOS管P1、第二 PMOS管P2、第三 PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第一匪OS 管Ni、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、 第七匪OS管N7和第八匪OS管N8，其中第一 PMOS管Pl的源端连电源电压VDD，其漏端与第二输入输出端B相连，其栅端与第二 PMOS管P2的漏端相连；所述第二 PMOS管P2的源端与电源电压VDD相连，第二 PMOS管 P2的栅端与第三NMOS管N3的栅端相连并与控制信号CON相连；所述第三NMOS管N3的源端与第三PMOS管P3的源端相连并与第二 PMOS管P2的漏端相连，第三NMOS管N3的漏端与第三PMOS管P3的漏端相连；所述第三PMOS管P3的栅端与控制信号CON的互补信号CONF 相连；所述第四PMOS管P4的漏端和第四NMOS管N4的漏端相连并与第三PMOS管P3的漏端相连；第四PMOS管P4的源端与电源电压VDD相连，第四PMOS管P4的栅端与第五PMOS 管P5的栅端相连并与第七PMOS管P7的栅端相连；所述第五PMOS管P5的栅端与其漏端相连并与第五NMOS管N5的漏端相连，第五PMOS管P5的源端与电源电压VDD相连 ’第四NMOS 管N4的栅端与第七NMOS管N7的栅端相连并直接与第二输入输出端B相连，第五NMOS管 N5的栅端直接与第二输入输出端A相连，第四NMOS管N4的源端与第五NMOS管N5的源端相连并与第八NMOS管N8的漏端相连；第七PMOS管P7的源端直接与电源电压VDD相连，第七PMOS管P7的漏端与第七NMOS管N7的漏端相连，第七NMOS管N7的源端也与第八NMOS 管N8的漏端相连；第八NMOS管N8的栅端与控制信号CON相连，其源端与电源地VSS直接相连；第六PMOS管P6的源端与第六NMOS管N6的源端相连并与第七NMOS管N7的漏端相连，第六PMOS管P6的漏端与第六NMOS管N6的漏端相连并与第一 NMOS管m的栅端相连； 所述第六PMOS管P6的栅端与控制信号CONF直接相连，第六NMOS管N6的栅端与控制信号 CON直接相连；第二 NMOS管N2的栅端也与控制信号CONF直接相连，第二 NMOS管N2的源端直接与电源地VSS相连，其漏端与NMOS管m的栅端相连；所述第一 NMOS管m的源端与电源地VSS直接相连，其漏端则与第二输入输出端B直接相连；此外，第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管 P5、第六PMOS管P6和第七PMOS管P7的体端均与电源电压VDD相连；第一 NMOS管附、第二匪OS管N2、第三匪OS管N3、第四匪OS管N4、第五匪OS管N5、第六匪OS管N6、第七匪OS 管N7和第八NMOS管N8的体端均与电源地VSS相连。
全文摘要
本发明公开一种噪声电流补偿电路，该电路设有两个输入输出端，两个互补的控制信号CON和CONF，控制信号用于控制该补偿电路的工作模式(工作状态和初始状态)。该电路主要由7个PMOS管和8个NMOS管所组成。该噪声电流补偿电路在正常工作状态下通过检测原电路中两根信号线上的电位变化率的变化情况，自动让原电路中放电较慢的一端信号放电更慢，让原电路中放电较快的一端信号放电更快，从而消除噪声电流对原电路的影响，为后续电路信号的正确识别提供帮助。所提出的噪声电流补偿电路可以用于SRAM的位线漏电流补偿上，因为SRAM位线上较大漏电流的存在会导致位线两端电位差的减小而造成后续电路无法正确识别信号。
文档编号G11C11/413GK102496384SQ20111044932
公开日2012年6月13日 申请日期2011年12月28日 优先权日2011年12月28日
发明者周红刚, 彭春雨, 朱贾峰, 李瑞兴, 柏娜 申请人:东南大学