专利名称：执行测试模式操作的管芯及其实施测试模式操作的方法
技术领域：
本发明系有关于初始化测试模式功能，尤指一种测试模式多工处理机制，其可用来减少频道绕线。
背景技术：
现代半导体装置的主要考量在于减少管芯(die)的大小以做到更小的装置。半导体存储器通常包含有一个测试模式电路，在此技术领域中，当存储器被初始化时，会进入测试模式，而测试模式涉及传送来自各种电熔丝(efuse)的测试模式信号至地址码组(address block)，以检验所有电路是否都正常运作。在所有区块都检查完以后，测试模式信号与电熔丝就不会再被用到了。请参阅第I图，第I图显示一个传统管芯100的电路布局设计。管芯100包含有具有多个电熔丝的一电熔丝区块110，其提供了多个测试模式信号，该多个测试模式信号分别通过绕线而传送至多个解码器121、123、125、127与锁存器(latch) 122、124、126、128。解码器与锁存器组成一测试模式区块120，其被设置于管芯100上靠近电熔丝区块110处。测试模式区块120接着将这些锁存的信号通过绕线传送至正确的个别地址码组130、140、150、160，而这些信号将会被用来测试每一地址码组的运作。当测试模式区块120被放置相对远离这些地址码组时，如第I图所示，管芯100的表面将会需要一个很大的面积来作为信号绕线使用。在某些状况下，有些信号通过绕线而横越超过半个管芯100的距离，如此相当浪费可以用来作其他电路使用的表面面积，此外，这些信号只有在启动时才会有需要使用。由于管芯的尺寸减小在本领域至为重要，因此有需要一个效能更高的系统。总结来说，本发明提供一种系统与方法，其可以串联的方式对测试模式信号进行绕线，并且在地址码组之处区域地锁存测试模式信号。如此一来，电路面积可大幅地被节约下来，以便体积更小的管芯的制作。
发明内容
因此，本发明的目的之一在于提供一种新的电路布局设计，其能减少测试模式区块所占用的空间大小。依据本发明的一实施例，其揭示一种用来执行测试模式操作的管芯。该管芯包含有多个电熔丝，分别用来于该管芯的一启动操作期间产生多个测试模式信号；一控制单元，耦接于一第一控制信号，用来产生多个控制位元；一多工器，耦接于该多个测试模式信号与该控制单元，用来根据该多个控制位元对该多个测试模式信号进行多工处理，以致该多个测试模式信号可依序地前后串连输出；至少一地址码组用来接收一特定测试模式信号；以及至少一区域测试模式区块，耦接于该地址码组。该区域测试模式区块包含有一锁存器，耦接于该多工器，用来锁存一特定测试模式信号，并且根据一第二控制信号来释放所锁存的该特定测试模式信号至该地址码组；一第一解码器耦接于该多个控制位元与该锁存器，用来根据该多个控制位元来释放该特定测试模式信号至该锁存器；以及一第二解码器，耦接于该锁存器与一地址总线用来产生该第二控制信号至该锁存器。依据本发明的一实施例，其另揭示一种用来于一管芯上实施一测试模式操作的方法。该方法包含有于该管芯的一启动操作期间产生多个测试模式信号；根据一第一控制信号来产生一连串的多个控制位元；根据该多个控制位元对该多个测试模式信号进行多工处理，以致该多个测试模式信号可依序地前后串连输出；提供至少一地址码组；于该地址码组之处，根据该多个控制位元解码与锁存一特定测试模式信号；以及根据一地址信号释放该特定测试模式信号至该地址码组。
第I图为采用公知测试模式区块的管芯的示意图。第2图为采用本发明测试模式区块的管芯的示意图。其中，附图标记说明如下 100,200管芯110、210电熔丝区块120测试模式区块121、123、125、127解码器218计数器215脉冲产生器225多工器130、140、150、160、230、240、250、260地址码组231、241、251、261区域测试模式区块122、124、126、128、232、242、252、262锁存器238、248、258、268第一解码器236、246、256、266第二解码器
具体实施例方式本发明提出一种多工处理(muxing)机制，其是在地址码组之处切换测试模式信号的锁存与解码，而非在电熔丝区块之处进行。本发明也提供了一单一总线来承载测试模式信号，而非如公知技术中的多条信号线。如此一来，大幅地减少了信号绕线所需使用的表面面积大小，并且允许管芯的尺寸减小。请参考第2图，第2图为本发明管芯200的一实施例的示意图。如第2图所示，管芯200包含有具有多个电熔丝的一电熔丝区块210与多个地址码组230、240、250、260。然而，不同于公知的测试模式区块120，每一地址码组皆具有相对应的一锁存器232、242、252、262，一第一解码器 238、248、258、268 与一第二解码器 236、246、256、266，其为区域性的放置(即位于地址码组之处)，而非位于电熔丝区块210的旁边，而此三个元件构成相对应于地址码组的一区域测试模式区块231、241、251、261。第二解码器236、246、256、266的输入为一地址总线，且第一解码器238、248、258、268的输入为一控制信号。此将于以下详细说明。在第I图所示的管芯100中，这些测试模式信号被输入至测试模式区块120，而测试模式区块120被放置在管芯100上靠近电熔丝区块110处。然而，在第2图中，测试模式区块由区域测试模式区块231、241、251、261所取代，并且这些测试模式信号被输入至一多工器225中。在第2图所示的管芯200中，为了简洁起见，仅显示4个测试模式信号，因此多工器225亦为一个四对一(4-to-l)多工器，然而，请注意，此仅为一实施例而非一限制条件。管芯200也包含有一脉冲产生器215与一计数器218，两者皆耦接于一信号(例如第2图所示的一重置信号)。脉冲产生器215用来产生η个脉冲，其中η对应于多工器的种类，即在第2图所示的实施例中，脉冲产生器215会产生4个脉冲，而这些脉冲用来作为计数器218的时钟，以使计数器218产生连续的信号，而每一信号由许多控制位元所构成，其被用来控制多工器225，此外，这些信号也会一并被输入至第一解码器238、248、258、268，以作为前述的第一控制信号。被输入至多工器225的控制位兀作为多工器225的选择信号来使用，用来控制多工器225的输出，因此可控制电熔丝区块210所产生的多个测试模式信号的输出。如第2图所示，使用多工器225可使这些测试模式信号在一单一总线上被输出， 并通过绕线而传递至地址码组230、240、250、260，而非通过如第I图所示的多条信号线，因此，可大幅地减少测试模式操作所需要的电路面积。本发明的一测试模式操作将配合参考第2图来叙述。众所皆知，重置信号将会被产生来释放所有锁存器，故测试模式功能仅于启动期间需要执行。多个测试模式信号自电熔丝区块210分别传送至测试模式区块231、241、251、261的锁存器232、242、252、262，其中传送测试模式信号的方式由脉冲产生器215与计数器218所控制，因此，脉冲产生器215与计数器218理想上应耦接于该重置信号，以致于脉冲产生器215与计数器218的操作可根据一初始化程序来触发。然而，任何其他有电平改变的信号皆可用来产生该脉冲，只要该信号于启动期间存在即可。在测试模式操作开始时，多个测试模式信号自电熔丝区块210传送至多工器225，其中每一测试模式信号具有一地址，其可被一地址总线所解码。在公知技术中，这些测试模式信号是在测试模式区块120中被地址总线所解码，然而，在第2图所示的系统中，这些测试模式信号将会以区域地进行解码。通过使用区域性配置的解码器可以让所有的测试模式信号在一单一总线上进行绕线来帮助减少信号绕线的总量。就在测试模式信号被输入至多工器225的同时，该重置信号(或任何其他有电平改变的信号)也被输入至脉冲产生器215与计数器218。脉冲产生器215产生η个脉冲，而η对应于所使用的多工器的种类。这些脉冲连同该重置信号也被输入至计数器218，以致于计数器218产生相对应的第一控制信号，每一第一控制信号皆包含有控制位元，其系用于第一解码器238、248、258、268中的逻辑信号，以致正确的测试模式信号可以被输入至对应于一区域测试模式区块的锁存器。举例来说，在第2图所示的系统中，有4个地址码组230、240、250、260，因此每一由计数器218所产生的信号应该包含2个控制位元〈0:0>、〈O: 1>、〈1:0>与〈I :1>，分别对应至使用于第一地址码组230的一第一测试模式信号、使用于第二地址码组240的一第二测试模式信号、使用于第三地址码组250的一第三测试模式信号，与使用于第四地址码组260的一第四测试模式信号。针对第一个由脉冲产生器215所输出的脉冲，计数器218将会输出控制位元〈O: 0>，针对第二个由脉冲产生器215所输出的脉冲，计数器218将会输出控制位元〈O: 1>，以此类推。
这些控制位元也于每一脉冲产生器215所产生的脉冲中被输入至多工器225，因此四对一多工器225被指示于总线上来对这些测试模式信号进行多工处理，以致于这些测试模式信号可依序地前后串连输出。当第一个由脉冲产生器215所产生的脉冲被输入至计数器218时,控制位兀〈O:0>将会被输入至多工器225,以致于该第一测试模式信号会被输出，以此类推。第一解码器238、248、258、268亦耦接于第一控制信号，因此，当多工器225接收到控制位兀〈O:0>时,将会输出该第一测试模式信号,且第一解码器238将会打开与其相对应的锁存器232中间的连结，以致于该第一测试模式信号会被锁存起来，而相同的流程也发生在后续的每一测试模式信号，以致所有的测试模式信号都可以被锁存在正确的地方。地址总线同样地承载着可被第二解码器236、246、256、266所解码的逻辑信号/控制位元。当这些控制位元被解码出来时，第二解码器236、246、256、266将会根据被解码的地址信号来输入一信号至锁存器232、242、252、262,用来释放被锁存的测试模式信号至相对应的地址码组230、240、250、260。该测试模式操作于此完成。
如上详述，本系统不限于采用一个四对一多工器，也可根据不同的系统来使用不 同的多工器。对系统而言，唯一需要的改变是由计数器218所产生的控制位元的个数举例来说，一个四对一多工器需要2个控制位元，一个八对一多工器需要3个控制位元等等。本系统仍只需要一单一总线来传输所有测试模式信号至相对应的地址码组，当电熔丝的数量增加时，被节约下来的电路面积空间会有显著的增加。总结来说，本发明提供一种系统与方法，其可以串联的方式对测试模式信号进行绕线，并且在地址码组之处区域地锁存测试模式信号。如此一来，电路面积可大幅地被节约下来，以便体积更小的管芯的制作。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种用来执行一测试模式操作的管芯，其特征是，包含有 多个电熔丝，分别用来于该管芯的一启动操作期间产生多个测试模式信号； 一控制单元，耦接于一第一控制信号，用来产生一连串的多个控制位元； 一多工器，耦接于该多个测试模式信号与该控制单元，用来根据该多个控制位元对该多个测试模式信号进行多工处理，以致该多个测试模式信号可依序地前后串连输出； 至少一地址码组，用来接收一特定测试模式信号；以及 至少一区域测试模式区块，耦接于该地址码组，用来根据该多个控制位元解码与锁存该特定测试模式信号，并且用来根据一地址信号释放该特定测试模式信号至该地址码组。
2.如权利要求I所述的管芯，其特征是，该区域测试模式区块包含有 一锁存器，耦接于该多工器，用来锁存该特定测试模式信号，并且用来根据一第二控制信号来释放所锁存的该特定测试模式信号至该地址码组； 一第一解码器，耦接于该多个控制位元与该锁存器，用来根据该多个控制位元来释放该特定测试模式信号至该锁存器；以及 一第二解码器，耦接于该锁存器与一地址总线，用来根据一特定地址信号来产生该第二控制信号至该锁存器。
3.如权利要求I所述的管芯，其特征是，该控制单元包含有 一脉冲产生器，耦接于该第一控制信号，用来产生多个脉冲；以及一计数器，耦接于该第一控制信号与该脉冲产生器，用来根据该多个脉冲来产生该多个控制位元。
4.如权利要求3所述的管芯，其特征是，该多工器为一X对一多工器，该脉冲产生器产生X个脉冲，以及该多个控制位元的位元数由X来决定。
5.如权利要求I所述的管芯，其特征是，该第一控制信号为一电平转换信号。
6.如权利要求5所述的管芯，其特征是，该电平转换信号为于该启动操作期间所产生的一重置信号。
7.一种用来于一管芯上实施一测试模式操作的方法，其特征是，包含有 于该管芯的一启动操作期间产生多个测试模式信号； 根据一第一控制信号来产生一连串的多个控制位元； 根据该多个控制位元对该多个测试模式信号进行多工处理，以致该多个测试模式信号可依序地前后串连输出； 提供至少一地址码组； 于该地址码组之处，根据该多个控制位元解码与锁存一特定测试模式信号；以及 根据一地址信号释放该特定测试模式信号至该地址码组。
8.如权利要求7所述的方法，其特征是，根据该地址信号释放该特定测试模式信号至该地址码组的步骤包含有 解码该地址信号以产生一第二控制信号；以及 根据该第二控制信号来释放该特定测试模式信号。
9.如权利要求7所述的方法，其特征是，根据该第一控制信号来产生该一连串的多个控制位元的步骤包含有 根据该第一控制信号来产生多个脉冲；以及根据该多个脉冲来产生该一连串的多个控制位元。
10.如权利要求9所述的方法，其中 根据该多个控制位元对该多个测试模式信号进行多工处理的步骤包含有 提供一 X对一多工器； 根据该第一控制信号来产生该多个脉 冲的步骤包含有 产生X个脉冲；以及 根据该多个脉冲来产生该一连串的多个控制位元的步骤包含有 产生该一连串的多个控制位元，其中该多个控制位元的位元数由X来决定。
11.如权利要求7所述的方法，其中该第一控制信号为一电平转换信号。
12.如权利要求11所述的方法，其中该电平转换信号为于该启动操作期间所产生的一重置信号。
全文摘要
本发明公开了一管芯包含有多个电熔丝，分别用来产生多个测试模式信号；一控制单元，用来产生多个控制位元；一多工器，用来根据该多个控制位元对该多个测试模式信号进行多工处理；至少一地址码组，用来接收一特定测试模式信号；以及至少一区域测试模式区块。该区域测试模式区块包含有一锁存器，用来锁存一特定测试模式信号并且根据一第二控制信号来释放该特定锁存测试模式信号至该地址码组；一第一解码器，用来根据该多个控制位元来释放该特定测试模式信号至该锁存器；以及一第二解码器用来产生该第二控制信号至该锁存器。
文档编号G11C29/08GK102890968SQ20121004793
公开日2013年1月23日 申请日期2012年2月28日 优先权日2011年7月22日
发明者赫尔曼·文柯 申请人:南亚科技股份有限公司