集成电路装置以及用于对该集成电路装置供电的方法与流程

集成电路装置以及用于对该集成电路装置供电的方法相关专利申请案本申请案主张JamesMuha、TimWilson、DCSessions及YongYuenyongsgool的在2011年3月10日申请的题为“使用超低功率电压调节器向源极偏压电力域供电(UsingUltra-LowPowerVoltageRegulatortoSupplyPowertoaSource-BiasedPowerDomain)”的共同拥有的第61/451,202号美国临时专利申请案的优先权；所述案为所有目的特此以引用的方式并入本文中。技术领域本发明涉及电压调节器，且更具体来说涉及使用低电压调节器来显著地降低集成电路装置的源极偏压电力域中的待机、睡眠模式电流汲取。

背景技术：
集成电路装置可通过将Vss电力轨电压升高到高于集成电路衬底的主体(例如，阱、桶(tub)或衬底)电压(有时称为“虚拟接地”)而以电力方式更改其NMOS晶体管的阈值电压。此技术通常用以降低集成电路装置的归因于亚阈值泄漏的电力消耗。通常，集成电路装置将具有两个或两个以上独立电压域以为相应核心逻辑电路(其间具有信号路径)服务；这些电压域中的一些可对虚拟接地起作用，且其他电压域可对真实接地起作用。单独的电压电源可用以在多阱CMOS技术中连接至N-MOS及P-MOS主体区域。相对于主电源及接地电源的对这些电压的修改被称为阱偏压(well-biasing)。这些电源可经调制以提供反偏压电压，所述反偏压电压引起MOS装置阈值电压Vth的增大，从而减少亚阈值泄漏。反偏压分接头单元具有基本功能以提供对阱及/或衬底的存取，而独立于其中的源极相连的晶体管。反偏压分接头单元为始终接通单元的阱提供电力，同时电力经选通以用于保持双态触发器状态，对具有缓冲器的门及始终接通缓冲器供电。反偏压分接头单元也提供阱存取，使得反偏压可用于泄漏优化。大量地降低在睡眠状态中的集成电路装置的电流的一种方式是将由标准单元使用的接地轨电压升高到高于衬底电压，通常称为反偏压。这会降低漏电流。降低睡眠状态中的电流的另一方式是利用低电压调节器，这是因为被松散调节的较低电压就足以维持逻辑单元状态。这不仅降低电压调节器的偏压电流而且降低支持性宏单元(类似能带隙电压参考)的偏压电流。前述两种技术不可组合，这是因为在标准单元处于反偏压状态中时，低电压调节器不提供足够高的电压来维持足够的噪声余量。必须将正常电压调节器用以维持足够的噪声余量。实施源极反偏压的一个问题在于跨越偏压电路的有效电压归因于接地(共用源)电压上升而减小，这又降低偏压电路的可靠性。举例来说，在180纳米技术中的源极偏压电力域中，使接地轨(称为虚拟接地)上升至大约0.6伏，因此有必要供应1.8伏至电力轨以允许1.2伏的噪声余量。当前，此情况要求主要电压调节器在操作中，这是因为180纳米技术中的低电压调节器的输出电压(例如)仅为1.2伏，从而留下不足的仅0.6伏的噪声余量。

技术实现要素：
因此，将需要使源极反偏压电路在由低电压调节器供电时保持与这些电路未被反偏压时相同的用于噪声余量的有效电压。根据一实施例，一种耦合至具备源极反偏压功能的电力域的低电压调节器可包含：低电压调节器，其共用端耦合至集成电路裸片中的能够反偏压的至少一个电力域的虚拟接地，输入端耦合至电源电压，以及输出端耦合至所述至少一个电力域中的晶体管且供应经调节电压至所述晶体管；以及真实接地，其耦合至所述集成电路裸片的衬底，其中在所述虚拟接地被相对于所述真实接地反偏压而足以在给定工艺技术中将漏电流降低至可接受水平时，所述低电压调节器的输出电压随着虚拟接地电压上升，以便在所述至少一个电力域的反偏压期间维持施加至所述至少一个电力域中的所述晶体管的电压实质上相同。根据另一实施例，来自所述低电压调节器的所述经调节电压大致为用于逻辑的正常操作电压减去在所述虚拟接地处的足以在所述给定工艺技术中将所述漏电流降低至所述可接受水平的偏移电压。根据另一实施例，针对180纳米工艺技术，来自所述低电压调节器的所述经调节电压大致为1.2伏。根据另一实施例，所述至少一个电力域是用相对于所述真实接地的足以在所述给定工艺技术中将漏电流降低至可接受水平的接地偏移电压予以反偏压。根据另一实施例，针对180纳米工艺技术，所述接地偏移电压约为0.6伏。根据另一实施例，所述真实接地是处于实质上零(0)伏。根据另一实施例，所述低电压调节器的偏压电流约为100毫微安，其是针对180纳米工艺技术的典型值。根据另一实施例，所述衬底为以空穴作为多数载流子的p型衬底。根据另一实施例，所述虚拟接地耦合至在所述p型衬底中制造的n-mos晶体管的源极。根据另一实施例，所述低电压调节器用以在所述至少一个电力域的反偏压期间对所述至少一个电力域供电。根据另一实施例，一种用于用低电压调节器对具备源极反偏压功能的电力域供电的方法可包含以下步骤：提供低电压调节器，其共用端耦合至集成电路裸片中的能够被反偏压的至少一个电力域的虚拟接地，输入端耦合至电源电压，以及输出端耦合至所述至少一个电力域中的晶体管且供应经调节电压至所述晶体管；将真实接地耦合至所述集成电路裸片的衬底；以及使所述虚拟接地相对于所述真实接地反偏压而足以在给定工艺技术中将漏电流降低至可接受水平，其中所述低电压调节器的输出电压随着虚拟接地电压上升，以便在所述至少一个电力域的反偏压的步骤期间维持到所述至少一个电力域中的所述晶体管的实质上相同的电压。根据所述方法的另一实施例，来自所述低电压调节器的所述经调节电压大致为用于逻辑的正常操作电压减去在所述虚拟接地处的足以在所述给定工艺技术中将所述漏电流降低至所述可接受水平的偏移电压。根据所述方法的另一实施例，在反偏压所述虚拟接地电压的步骤期间，存在足以在所述给定工艺技术中将漏电流降低至可接受水平的接地偏移电压。根据所述方法的另一实施例，所述真实接地处于实质上零(0)伏。根据所述方法的另一实施例，所述低电压调节器的偏压电流约为100毫微安，其是针对180纳米工艺技术的典型值。根据所述方法的另一实施例，所述衬底为以空穴作为多数载流子的p型衬底。根据所述方法的另一实施例，所述虚拟接地包含将在所述p型衬底中制造的n-mos晶体管的源极耦合至所述虚拟接地的步骤。根据所述方法的另一实施例，在所述至少一个电力域的反偏压期间对所述至少一个电力域供电的步骤是用所述低电压调节器进行。附图说明通过参看结合附图所考虑的以下描述，可获取本发明的更完全的理解：图1说明根据本发明的特定实例实施例的集成电路装置的一部分的示意性正视图，其展示单独的衬底及用以源极反偏压集成电路装置中的晶体管的源共用(接地)连接；图2说明标准电压调节器的大幅简化示意图；图3说明低电压调节器的大幅简化示意图；图4说明根据本发明的特定实例实施例所修改的低电压调节器的大幅简化示意图；图5说明根据本发明的特定实例实施例的用于源极偏压电力域的低电压调节器的示意图；以及图6说明根据本发明的特定实例实施例的包含可切换主要电压调节器及低电压调节器的集成式电压调节器的示意性方块图。尽管本发明易受各种修改及替代形式影响，但其特定实例实施例已在图中展示且在本文中详细描述。然而，应理解，本文中对特定实例实施例的描述不欲将本发明限于本文所揭示的特定形式，相反，本发明将涵盖如由所附权利要求书界定的所有修改及等效物。具体实施方式如果低电压调节器的共用端(接地)连接至集成电路裸片的虚拟接地，则来自低电压调节器的经调节输出电压与经反偏压的虚拟接地电压上升大约相同的量。因此，低电压调节器的输出将大致为用于逻辑的正常操作电压减去接地偏移电压。举例来说，在180纳米工艺技术中，此电压电平大约为1.8伏，其比0.6伏的虚拟接地高出约1.2伏。由于主要电压调节器的偏压电流是在1至2微安范围内，而针对典型的180纳米工艺技术，低电压调节器的偏压电流可为100毫微安。因此，可通过以下操作来实现显著的省电而不牺牲用于标准单元的足够的噪声余量：用低电压调节器替换主要电压调节器；修改集成电路设计，使得先前连接至真实接地的晶体管现在连接至虚拟接地，且将衬底分接头连接至真实接地。可借此在睡眠或深睡眠状态中消除若干微安的电流，同时维持足够的噪声余量。另外，可消除能带隙电压参考的偏压电流，从而又节约若干微安。现参看诸图，其示意性地说明特定实例实施例的细节。诸图中的相似元件将用相似数字来表示，且类似元件将用具有不同小写字母后缀的相似数字来表示。参看图1，描绘根据本发明的特定实例实施例的集成电路装置的一部分的示意性正视图，其展示单独的衬底及用以源极反偏压集成电路装置中的晶体管的源共用(接地)连接。集成电路裸片可包含p型衬底102，p型衬底102具有形成于其中的n-mos及p-mos晶体管。典型的n-mos晶体管包含n+源极106、栅极108以及n+漏极110。典型的p-mos晶体管包含p+漏极112、栅极114以及p+源极116。p-mos晶体管是制造于形成于p型衬底102中的n型阱120中。n+分接头122是形成于n型阱120中，且通过金属连接118耦合至VDD及p+源极116。与n-mos晶体管的n+源极106分离的p+分接头104将p型衬底102耦合至真实接地128TGND连接，且n+源极106因此独立地连接至虚拟接地130VGND连接。为了说明清楚性，未展示绝缘氧化物。参看图2，描绘标准电压调节器的大幅简化示意图。标准(主要)电压调节器232具有连接至同一真实接地TGND连接128的共用轨，TGND连接128也耦合至p+(衬底)连接线104。调节器232的经调节输出电压必须为给定工艺技术中(例如，180纳米工艺技术中)的用于逻辑的正常操作电压，此电压电平大致为1.8伏以维持已被源极反偏压以降低其中的电流的逻辑电路。电压调节器232自己的操作使用大电流，由此限制电池寿命。参看图3，描绘低电压调节器的大幅简化示意图。低电压调节器334具有连接至同一真实接地TGND连接128的共用轨，TGND连接128也耦合至p+(衬底)连接线104。低电压调节器334仅具有不足以维持已被源极反偏压以降低其中的电流的逻辑电路的输出电压。参看图4，描绘根据本发明的特定实例实施例所修改的低电压调节器的大幅简化示意图。低电压调节器436具有连接至虚拟接地VGND连接130的共用轨，VGND连接130仅耦合至n+源极106。低电压调节器436具有实质上为用于逻辑的正常操作电压减去接地偏移电压的输出电压(例如，针对180纳米工艺技术为1.2伏)。由于低电压调节器436的输出电压参考虚拟接地VGND连接130而非真实接地TGND连接128，因此低电压调节器436可参考n+源极106维持输出电压，所述输出电压实质上提供参考真实接地TGND的正常操作电压，从而维持已被源极反偏压以降低其中的电流的逻辑电路。参看图5，描绘根据本发明的教示的用于源极偏压电力域的低电压调节器的示意图。存在至电压调节器的两个GND输入端：称为TGND的“真实接地”以及称为VGND的“虚拟接地”。TGND连接128仅连接至衬底连接线以将衬底保持为尽可能接近零(0)伏。VGND连接130连接至各种晶体管漏极、栅极或源极，如由电压调节器设计所指示，其设计并未涵盖于本文中。输出电压VOUT是相对于VGND的，这是因为调节器436的电路仅连接至VGND而非TGND。因此，随着VGND上升到高于零(0)伏，输出电压VOUT将类似地上升。参看图6，描绘根据本发明的特定实例实施例的包含可切换主要电压调节器及低电压调节器的集成式电压调节器的示意性方块图。集成式电压调节器640可包含如本文先前所述的主要电压调节器232及低电压调节器436，及电压导引开关642及644(例如，场效应晶体管(FET)开关)。直流电压(功率)源646(例如，3伏电源、电池等)耦合至电压导引开关642，且在分别处于正常操作或低功率反偏压待机中时向主要电压调节器232抑或低电压调节器436供电。当分别处于正常操作或低功率反偏压待机状态中时，另一电压导引开关644将主要电压调节器232抑或低电压调节器436耦合至用于集成电路晶体管的VDD。预期且在本发明的范围内，主要电压调节器232、低电压调节器436以及电压导引开关642及644可为分离的或集成至集成式电压调节器640中。尽管已通过参考本发明的实例实施例描绘、描述且定义本发明的实施例，但这些参考并不暗示对本发明的限制，且不应推导出此限制。所揭示的标的物能够在形式及功能上具有相当大的修改、更改及等效物，如获益于本发明的所属领域的一般技术人员可设想。本发明描绘和描述的实施例仅为实例，且并未详尽列举本发明的范围。