1.一种高速读写RAM的接口电路，其特征在于此电路实现一个从设备的并行接口，包括数据总线IO_DATA和控制信号，其中控制信号包括时钟信号I_CLK、读写信号I_R/W_n、命令使能信号I_CMD，所述的接口电路包括：IO接口模块、寄存器控制模块、RAM接口模块3部分；
各组件功能说明如下：
IO接口模块，在读写信号I_R/W_n控制下实现IO_DATA的输入和输出功能，产生输入数据i_data和输出数据o_data；
寄存器控制模块，实现模式寄存器sfr_mode、高位地址寄存器sfr_addr_h、低位地址寄存器sfr_addr_l三个寄存器的写操作；模式寄存器用于记录当前的工作模式，高位地址寄存器存储访问RAM的高位地址，并产生RAM选择信号，实现对多块RAM的选择访问，低位地址寄存器存储访问RAM的低位地址，RAM的高位地址和RAM的低位地址一起组成访问RAM的地址信号ram_addr；
RAM接口模块，包括：片选信号ram_ceb的选择逻辑、地址信号ram_addr的选择逻辑与信号ram_dout的选择逻辑和时序接口模块，RAM接口模块用于生成读写RAM的接口信号，并将读到的信号ram_dout通过IO接口模块输出到数据总线IO_DATA；上述时序接口模块输出ram_ceb信号；在连续读RAM操作时，上述多块RAM中的一块RAM输出端连接到信号ram_dout；
各组件连接关系如下：
I_R/W_n连接到IO接口模块，I_CLK、I_R/W_n、I_CMD连接到寄存器控制模块，I_CLK、I_R/W_n连接到RAM接口模块，IO接口模块输出的i_data连接到寄存器控制模块，IO接口模块输入的o_data连接到RAM接口模块；
寄存器控制模块中的sfr_mode与RAM接口模块中的时序接口模块相连，通过I_CMD选择i_data产生的信号ram_data与RAM接口模块中的时序接口模块相连，寄存器控制模块中的sfr_addr_h、sfr_addr_l与RAM接口模块相连。
2.根据权利要求1所述的一种高速读写RAM的接口电路，其特征在于实现3种操作方式：配置地址操作、连续读RAM操作和连续写RAM操作，其中，配置地址操作用于设置高位地址寄存器sfr_addr_h；连续读RAM操作和连续写RAM操作用于实现对RAM的读写；连续读RAM操作和连续写RAM操作，要先设置低位地址寄存器sfr_addr_l，再进行对RAM的连续读或写操作，每进行一次读或写操作，sfr_addr_l的值自动加一。
3.根据权利要求1所述的一种高速读写RAM的接口电路，其特征在于实现高位地址寄存器，高位地址寄存器有两个功能，一个功能是产生RAM选择信号，在写RAM操作时选中一块或多块RAM，支持对多块RAM同时写相同数据的操作，在读RAM操作时每次只能选中一块RAM，通过更改高位地址寄存器实现对所有RAM轮询操作；另一个功能是将RAM操作的高位地址固定，连续读RAM操作和连续写RAM操作实现了对低位地址存储空间的读写操作，不用频繁设置高位地址节省通讯和操作的时间。
4.根据权利要求1所述的一种高速读写RAM的接口电路，其特征在于实现4种工作模式：ADDR模式、MEMRD模式、MEMWR模式和IDLE模式，其中，ADDR模式下执行配置地址操作，MEMRD模式下执行连续读RAM操作，MEMWR模式下执行连续写RAM操作，IDLE模式用于停止连续读RAM操作和停止连续写RAM操作。
5.根据权利要求1所述的一种高速读写RAM的接口电路，其特征在于实现一个带有时钟信号I_CLK的并行接口，在每一个I_CLK周期完成一次对RAM的读或写操作，支持连续读和连续写操作，通过调整I_CLK的频率和数据总线IO_DATA的位宽提升对RAM的读写速度。
6.根据权利要求1所述的一种高速读写RAM的接口电路，其特征在于实现一个带有读写信号I_R/W_n的并行接口，由主设备控制I_R/W_n通过IO接口模块实现IO_DATA读写操作，通讯过程不会产生IO_DATA上的电平冲突。
7.根据权利要求1所述的一种高速读写RAM的接口电路，其特征在于实现一个带有命令使能信号I_CMD的并行接口，在I_R/W_n为低电平时，I_CLK采集I_CMD由高变低后才能启动一次操作；当I_R/W_n为低电平且I_CMD为高电平时，在I_CLK上升沿修改sfr_mode会终止当前的操作。
8.一种高速读写RAM的方法，应用于权利要求1所述的接口电路，其特征在于按以下步骤实现配置地址操作：
步骤1，工作模式设置为ADDR模式；
步骤2，按sfr_addr_h的数据长度分多次连续输入高位地址，要求先写入高字节，当最后一次写入后，sfr_addr_h自动更新，此后再输入数据无效。
9.根据权利要求8所述的一种高速读写RAM的方法，其特征在于按以下步骤实现连续读RAM操作：
步骤1，工作模式设置为MEMRD模式；
步骤2，按sfr_addr_l的数据长度分多次连续输入低位地址，要求先写入高字节；
步骤3，连续读出RAM数据；
步骤4，工作模式设置为IDLE模式，终止当前操作。
10.根据权利要求8所述的一种高速读写RAM的方法，其特征在于按以下步骤实现连续写RAM操作：
步骤1，工作模式设置为MEMWR模式；
步骤2，按sfr_addr_l的数据长度分多次连续输入低位地址，要求先写入高字节；
步骤3，连续向RAM写入数据；
步骤4，工作模式设置为IDLE模式，终止当前操作。