一种避免数据干扰的闪存装置的制作方法

文档序号:13427273
技术领域本发明涉及数据存储技术领域,尤其涉及一种避免数据干扰的闪存装置。

背景技术:
存储器(Memory)是现代信息技术中用于保存信息的记忆设备,其被广泛应用于笔记本,智能手机以及各种终端设备上,其中存储器的类别中又包括非易失性的闪存装置,非易失性的闪存装置是由字线(WL)与位线(BL)组成的模型上排列起来的多个存储单元,它在无电源供应的情况下也可以维持已储存数据。这种闪存装置可以对存储单元进行反复的数据编程操作以及数据擦除操作。而在对存储单元执行数据编程操作或数据擦除操作过程中,可能对没有被选择的已编程存储单元的阈值电压的降低或者没有被选择的未编程存储单元的阈值电压的升高而产生的“数据干扰”现象,进而影响闪存装置的正常使用。

技术实现要素:
针对现有技术中在对存储单元进行编程或者擦除存在的上述问题,现提供一种旨在对未进行擦除或者编程的存储单元进行检测,避免数据被干扰的闪存装置。具体技术方案如下:一种避免数据干扰的闪存装置,应用于闪存装置的修复,所述闪存装置包括存储阵列,所述存储阵列包括多个存储单元,每个所述存储单元分别对应一个存储地址,其特征在于,所述闪存装置包括:数据读取单元,与所述存储阵列连接,用以持续读取所述存储阵列中对应的所述存储单元中的读取数据,并将所述读取数据输出;数据修复地址形成单元,用以持续形成被读取的所述存储单元读取数据对应的所述存储地址;数据检测单元,与所述数据读取单元连接,用以对所述读取数据进行检测,以检测所述读取数据对应的所述存储地址上是否存在数据干扰,并以输出检测结果;控制器,分别与数据修复地址形成单元、所述数据检测单元以及所述数据读取单元连接,所述控制器在所述检测结果表示所述存储地址上存在数据干扰时锁定对应的所述存储地址;所述控制器对被锁定的所述存储地址所对应的所述存储单元进行数据干扰排除操作。优选的,在所述检测结果表示所对应的所述存储地址上存在数据干扰时,所述控制器发送一锁定信号至所述数据修复地址形成单元;所述数据修复地址形成单元用以根据所述锁定信号,对当前的所述存储地址进行锁定,并将被锁定的所述存储地址发送至所述控制器;所述控制器根据所述检测结果以及被锁定的所述存储地址对应的所述存储单元进行擦除修复操作或者写入修复操作,以实现所述数据干扰排除操作。优选的,所述数据读取单元包括:列译码器,与所述控制器连接,用以根据所述控制器输出的一译码列地址对应生成一选择信号;读出放大器,一端与所述列译码器连接,另一端与所述存储阵列连接,用以根据所述选择信号读取对应的所述存储地址上保存的所述读取数据,并将所述读取数据输出至所述数据检测单元。优选的,所述控制器用以在所述数据检测装置获取所述读取数据后,输出一第一驱动信号以及一第二驱动信号;所述数据检测装置包括:第一数据确认器,一端与所述数据读取单元连接,另一端与所述控制器连接,在接收所述控制器输出所述第一驱动信号或者所述第二驱动信号后被激活;第一寄存器,与所述第一数据确认器连接,被所述第一驱动信号激活后的所述第一数据确认器将所述读取数据与一预设的第一基准电压进行比较,以输出一第一比较结果并保存于所述第一寄存器中;第二寄存器,与所述第一数据确认器连接,被所述第二驱动信号激活后的所述第一数据确认器将所述读取数据与一预设的第二基准电压进行比较,以输出一第二比较结果并保存于所述二寄存器中;第一数据比较器,所述第一数据比较器一端与所述第一寄存器以及所述第二寄存器连接,另一端与所述控制器连接;所述控制器用以在所述第一寄存器和所述第二寄存器中分别保存所述第一比较结果以及所述第二比较结果后,输出一第一比较信号至所述第一数据比较器,以激活所述第一数据比较器;被激活后的所述控制器,用以在所述第一比较结果满足所述读取数据大于所述第一基准电压,并且所述第二比较结果满足所述读取数据小于所述第二基准电压时形成所述检测结果,并将所述检测结果输出至所述控制器,所述检测结果用以表示对当前的所述存储单元进行写入修复的操作信号。优选的,所述控制器用以在所述数据检测装置获取所述读取数据后,输出一第一驱动信号以及一第三驱动信号;所述数据检测装置包括:第二数据确认器,一端与所述数据读取单元连接,另一端与所述控制器连接,在接收所述控制器输出的所述第一驱动信号或者所述第三驱动信号后被激活;第一三寄存器,与所述第二数据确认器连接,被所述第一驱动信号激活后的所述第二数据确认器将所述读取数据与一预设的第一基准电压进行检测以生成一第三检测数据,并将所述第三检测数据保存于所述第三寄存器中;第四寄存器,与所述第二数据确认器连接,被所述第三驱动信号激活后的所述第二数据确认器将所述读取数据与一预设的第三基准电压进行检测以生成一第四检测数据,并将所述第四检测数据保存于所述第四寄存器中;第二数据比较器,所述第二数据比较器一端与所述第三寄存器以及所述第四寄存器连接,另一端与所述控制器连接;所述控制器用以在所述第三寄存器和所述第四寄存器中分别保存所述第三比较结果以及所述第四比较结果后输出一第二比较信号至所述第二数据比较器,以激活所述第二数据比较器;激活后的所述第二数据比较器用以在所述第三比较结果满足所述读取数据小于所述第一基准电压,并且所述第二比较结果满足所述读取数据大于所述第二基准电压时形成所述检测结果,并将所述检测结果输出至所述控制器,所述检测结果用以表示对当前的所述存储单元进行擦除修复的操作信号。优选的,所述第一基准电压为高于所述闪存单元的擦除电压,并且低于所述闪存单元的写入电压;和\/或所述第二基准电压为高于所述第一基准电压,并且低于所述闪存单元的所述写入电压。优选的,所述第三基准电压低于所述第一基准电压。优选的,所述存储阵列包括顺序排列的位线以及顺序排列的字线形成;所述存储单元由一条所述字线以及一条所述位线形成,每个所述存储单元的所述位线与所述读出放大器连接,所述读出放大器用以通过所述位线读取对应的所述存储单元中的所述读取数据。优选的,还包括一行译码器,所述行译码器一端与所述控制器连接,另一端与每个所述存储单元的所述字线连接;所述控制器用以根据被锁定的所述存储地址输出一字线位置信号至所述行译码器,所述行译码器根据所述字线位置信号激活对应的所述存储单元的所述位线;进一步的所述控制器根据所述检测结果对激活的所述存储单元进行所述擦除修复操作或者进行所述写入修复操作。上述技术方案具有如下优点或有益效果:可对存储阵列中的存储单元进行数据检测,进而判断当前的存储单元是否存在干扰,并在存储干扰时对当前的所述存储单元进行数据擦除修复操作或者数据写入修复操作,避免存储单元的数据被干扰。附图说明参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。图1为本发明一种避免数据干扰的闪存装置的实施例的结构示意图;图2为本发明一种避免数据干扰的闪存装置实施例中,关于数据检测装置的流程图;图3为本发明一种避免数据干扰的闪存装置实施例中,关于数据检测装置的流程图;图4为本发明实施例中第一基准电压、第二基准电压以及第三基准电压之间关系的示意图。附图标记表示:1、存储阵列;2、数据读取单元;3、数据修复地址形成单元;4、数据检测单元;5、控制器;6、列译码器;21、第一数据确认器;22、第一寄存器;23、第二寄存器;24、第一数据比较器;25、第莪数据确认器;26、第三寄存器;27、第四寄存器;28、第二数据比较器。具体实施方式下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。本发明的技术方案中包括一种避免数据干扰的闪存装置。如图1所示,一种避免数据干扰的闪存装置的实施例,应用于闪存装置的修复,所述闪存装置包括存储阵列1,所述存储阵列1包括多个存储单元,每个所述存储单元分别对应一个存储地址,其特征在于,所述闪存装置包括:数据读取单元2,与所述存储阵列1连接,用以持续读取所述存储阵列1中对应的存储单元中的读取数据,并将读取数据输出;数据修复地址形成单元3,用以持续形成被读取的存储单元读取数据对应的存储地址(RFBKADD);数据检测单元4,与数据读取单元2连接,用以对读取数据进行检测,以检测读取数据对应的存储地址上是否存在数据干扰,并以输出检测结果;控制器5,分别与数据修复地址形成单元3、数据检测单元4以及数据读取单元2连接,控制器5在检测结果表示存储地址上存在数据干扰时锁定对应的存储地址;控制器5对被锁定的存储地址所对应的存储单元进行数据干扰排除操作。针对现有技术中的对存储阵列1中的存储单元进行擦除或者编程及写入操作时,对未进行写入操作的存储单元或者未进行擦除操作的存储单元造成数据干扰的问题;本发明中,通过数据读取单元2于存储阵列1中的存储单元中获取读取数据,并将读取数据输出至数据检测单元4,数据检测单元4通过对读取数据进行检测并输出检测结果,其中检测的目的在于判断当前的存储地址对应的存储单元是否存在数据干扰;其中数据修复地址形成单元3用以持续形成被读取的存储单元读取数据对应的存储地址;若存在干扰时,修复地址形成单元将当前的存储地址进行锁定,并将锁定的存储地址输出至控制器5,控制器5根据被锁定的存储地址找到对应的存储单元,并进一步根据检测结果对该存储单元进行擦除修复操作或者进行数据写入修复操作。上述方案可以避免未进行擦除或者编程的存储单元存在的数据干扰问题。在一种较优的实施方式中,在检测结果表示所对应的存储地址上存在数据干扰时,控制器5发送一锁定信号至数据修复地址形成单元3;数据修复地址形成单元3用以根据锁定信号,对当前的存储地址进行锁定,并将被锁定的存储地址发送至控制器5;控制器5根据检测结果以及被锁定的存储地址对应的存储单元进行擦除修复操作或者写入修复操作,以实现数据干扰排除操作。上述技术方案中,生成的锁定信号在数据修复地址形成单元3断电的状态也可正常保存。在一种较优的实施方式中,数据读取单元2包括:列译码器6,与控制器5连接,用以根据控制器5输出的一译码列地址(CADD)对应生成一选择信号(YSEL);读出放大器,一端与列译码器6连接,另一端与存储阵列1连接,用以根据选择信号读取对应的存储地址上保存的读取数据,并将读取数据输出至数据检测单元4。上述技术方案中,控制器5可选择的输出译码列地址以最终控制数据读取单元2读取对应的存储单元中的读取数据。在一种较优的实施方式中,控制器5用以在数据检测装置获取读取数据(SNDAT)后,输出一第一驱动信号以及一第二驱动信号;如图2所示,数据检测装置包括:第一数据确认器21,一端与数据读取单元2连接,另一端与控制器5连接,在接收控制器5输出第一驱动信号(XCON1)或者第二驱动信号(XCON2)后被激活;第一寄存器22,与第一数据确认器21连接,被第一驱动信号激活后的第一数据确认器21将读取数据与一预设的第一基准电压(VREF1)进行比较,以输出一第一比较结果并保存于第一寄存器22中;第二寄存器23,与第一数据确认器21连接,被第二驱动信号激活后的第一数据确认器21将读取数据与一预设的第二基准电压(VREF2)进行比较,以输出一第二比较结果并保存于二寄存器中;第一数据比较器24,第一数据比较器24一端与第一寄存器22以及第二寄存器23连接,另一端与控制器5连接;控制器5用以在第一寄存器22和第二寄存器23中分别保存第一比较结果以及第二比较结果后,输出一第一比较信号(XCOND)至第一数据比较器24,以激活第一数据比较器24;被激活后的控制器5,用以在第一比较结果满足读取数据大于第一基准电压,并且第二比较结果满足读取数据小于第二基准电压时形成检测结果(XDET1),并将检测结果输出至控制器5,检测结果用以表示对当前的存储单元进行写入修复的操作信号。在一种较优的实施方式中,第一基准电压为高于闪存单元的擦除电压,并且低于闪存单元的写入电压。在一种较优的实施方式中第二基准电压为高于第一基准电压,并且低于闪存单元的写入电压。上述技术方案中,数据读取单元2从存储单元中读取获得的读取数据为该存储单元当前的电压值;上述技术方案中,第一寄存器22用以在读取的电压值大于第一基准电压时形成的第一比较结果为第一信号例如用1表示;若读取的电压至小于第一基准电压,则形成的第一比较结果为第二信号例如用0表示;第二寄存器23用以在读取的电压值小于第二基准电压时形成的第二比较结果为第一信号例如用1表示;若读取的电压值至大于第二基准电压,则形成的第二比较结果为第二信号例如用0表示;数据比较器用以在第一寄存器22和第二寄存器23输出的均为第一信号(1.1)时,此时的储存单元的电压值在第一基准电压以及第二基准电压之间,形成的检测结果为对当前的存储单元进行写入修复的操作信号;若输出的为(1.0)、(0.1)或者(0.1)均不输出检测结果,即表示当前的存储单元未被干扰。在一种较优的实施方式中,如图3所示,控制器5用以在数据检测装置获取读取数据(SNDAT)后,输出一第一驱动信号(XCON1)以及一第三驱动信号(XCON3);数据检测装置包括:第二数据确认器25,一端与数据读取单元2连接,另一端与控制器5连接,在接收控制器5输出的第一驱动信号或者第三驱动信号后被激活;第一三寄存器,与第二数据确认器25连接,被第一驱动信号激活后的第二数据确认器25将读取数据与一预设的第一基准电压(VREF1)进行检测以生成一第三检测数据,并将第三检测数据保存于第三寄存器26中;第四寄存器27,与第二数据确认器25连接,被第三驱动信号激活后的第二数据确认器25将读取数据与一预设的第三基准电压(VREF3)进行检测以生成一第四检测数据,并将第四检测数据保存于第四寄存器27中;第二数据比较器28,第二数据比较器28一端与第三寄存器26以及第四寄存器27连接,另一端与控制器5连接;控制器5用以在第三寄存器26和第四寄存器27中分别保存第三比较结果以及第四比较结果后输出一第二比较信号(XCOND)至第二数据比较器28,以激活第二数据比较器28;激活后的第二数据比较器28用以在第三比较结果满足读取数据小于第一基准电压,并且第二比较结果满足读取数据大于第二基准电压时形成检测结果(XDET2),并将检测结果输出至控制器5,检测结果用以表示对当前的存储单元进行擦除修复的操作信号。在一种较优的实施方式中,第三基准电压低于第一基准电压。如图4所示,表示第一基准电压(VREF1)、第二基准电压(VREF2)以及第三基准电压(VREF3)之间的关系。上述技术方案中,第三寄存器26用以在读取的电压值小于第一基准电压时形成的第三比较结果为第一信号例如用1表示;若读取的电压至大于第一基准电压,则形成的第三比较结果为第二信号例如用0表示;第四寄存器27用以在读取的电压值大于第三基准电压时形成的第四比较结果为第一信号例如用1表示;若读取的电压值至小于第三基准电压,则形成的第四比较结果为第二信号例如用0表示;数据比较器用以在第三寄存器26和第四寄存器27输出的均为第一信号(1.1)时,此时的储存单元的电压值在第三基准电压以及第一基准电压之间,形成的检测结果为对当前的存储单元进行擦除修复的操作信号;若输出的为(1.0)、(0.1)或者(0.1)均不输出检测结果,即表示当前的存储单元未被干扰。在一种较优的实施方式中,存储阵列1包括顺序排列的位线以及顺序排列的字线形成;存储单元由一条字线以及一条位线形成,每个存储单元的位线与读出放大器连接,读出放大器用以通过位线读取对应的存储单元中的读取数据。在一种较优的实施方式中,还包括一行译码器,行译码器一端与控制器5连接,另一端与每个存储单元的字线连接;控制器5用以根据存储地址输出一字线位置信号至行译码器,行译码器根据字线位置信号激活对应的存储单元的位线;进一步的控制器5根据检测结果对激活的存储单元进行擦除修复操作或者进行写入修复操作。上述技术方案中,当控制器5接收的检测结果为对存储单元进行写入修复的操作信号时,控制器5生成一锁定信号(XTRF)至数据修复地址形成单元3,数据修复地址形成单元3根据该锁定信号将当前的存储地址锁定,并将锁定的存储地址输出至控制器5,控制器5根据存储地址找到对应的存储单元,并进一步根据检测结果即对应的写入修复的操作信号,生成对应的栅极控制电压对对应的存储单元进行写入修复操作。以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。...
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1