在基于处理器的系统中提供对存储器阵列故障的高效处置的制作方法

本申请案主张2017年7月6日申请的标题为“在基于处理器的系统中提供对存储器阵列故障的高效处置(providingefficienthandlingofmemoryarrayfailuresinprocessor-basedsystems)”的美国专利申请案第15/642,451号的优先权，所述美国专利申请案主张2016年10月31日申请的标题为“在基于处理器的系统中提供对存储器阵列故障的高效处置(providingefficienthandlingofmemoryarrayfailuresinprocessor-basedsystems)”的美国临时专利申请案第62/415,072号的优先权，其内容以全文引用的方式并入本文中。

本发明的技术大体上涉及用于基于处理器的系统的存储器系统，且特定来说，涉及处置在存储器阵列内检测到的缺陷和故障。

背景技术：

常规的基于处理器的系统中的存储器系统例如高速缓冲存储器包含由各自表示单个数据块的个别存储器元件组成的存储器阵列。在一些方面中，存储器元件布置成多个互连行和列，进而形成存储器阵列。与其它类型的电路相比，存储器阵列往往会展现较大百分比的制造缺陷和现场故障。因此，为增加制造良品率，有必要提供用于防止存储器阵列内的缺陷和故障致使所述存储器阵列所属的基于处理器的系统的功能性故障的机制。

一种用于处置存储器阵列中的缺陷的机制涉及在存储器阵列内提供冗余行和/或冗余列。在这点上，图1提供包含中央处理单元(cpu)102和存储器系统104的示范性基于处理器的系统100的简化说明。存储器系统104提供存储器控制器106和由存储器元件110(0)-110(x)组成的存储器阵列108。应理解，存储器元件110(0)-110(x)与常规系统高速缓存器一样可进一步细分成组(set)和路(way)，但为清楚起见从图1省略此类细分。存储器阵列108另外包含由存储器元件114(0)-114(y)、116(0)-116(y)组成的两(2)个冗余行112(0)、112(1)。如果面向测试的设计(dft)应用程序检测到制造缺陷或现场故障(例如存储器元件110(0)中的缺陷118)，那么(例如，通过使熔丝熔断)物理上停用含有存储器元件110(0)的行，且存储器控制器106使用冗余行112(0)、112(1)中的一个而非含有存储器元件110(0)的行。同样，除了冗余行例如冗余行112(0)、112(1)之外或替代地，存储器阵列可使用冗余列。

然而，存在与使用冗余机制相关联的缺点。因为可能并不可能在现场物理上停用个别存储器阵列行或列，所以常规冗余机制仅可用以校正在制造存储器阵列108期间通过质量控制过程检测到的缺陷。也可能需要额外测试时间，这是因为在检测到每一缺陷之后可能需要重新起始检查缺陷的内置式自测试(bist)硬件。冗余元件例如冗余行112(0)、112(1)还要求存储器控制器106实施附加逻辑控制，并且要求基于处理器的系统100内的额外芯片面积。此外，用于提供行冗余的逻辑控制尤其可不利地影响存储器阵列读存取时间，这可潜在地限制存储器阵列108所支持的最高频率。因此，需要用于处置存储器阵列108中的更多种缺陷和故障的机构，同时避免冗余元件引发的性能损失和开销损失。

技术实现要素：

详细描述中所揭示的方面包含在基于处理器的系统中提供对存储器阵列故障的高效处置。在这点上，在一个方面中，存储器系统提供包含一或多个停用寄存器的存储器控制器，所述停用寄存器可用于逻辑上停用通过制造屏或通过现场故障确定为有缺陷的一或多个存储器元件。在检测到存储器元件中的缺陷后，即刻更新停用寄存器以指示停用存储器元件。作为非限制性实例，可更新停用寄存器以存储存储器元件或存储器元件是其一部分的存储器细分部(例如，组和/或路)的存储器地址或其它识别符。在一些方面中，停用寄存器可为软件可存取的以促进现场修复。在接收到对与存储器元件对应的存储器地址的后续存储器存取请求后，存储器控制器即刻被配置成在对应于存储器元件的停用寄存器指示停用存储器元件的情况下，不允许存储器存取请求。作为非限制性实例，存储器控制器可由于对存储器元件的存储器地址进行搜索操作而产生未命中，且/或可防止置换算法选择存储器元件。存储器控制器也可以防止对存储器元件执行奇偶校验，和/或可能不对存储器元件执行高速缓存维护操作以防止存储器元件被写入。在其中存储器控制器无法防止对停用存储器元件执行读取和/或搜索操作(例如，归因于不产生时序路径)的方面中，存储器控制器可在下游管线寄存器中阻止捕获从停用存储器元件读取的数据以防止任何亚稳定性条件。

在另一方面中，提供用于高效地处置存储器阵列故障的基于处理器的系统。所述基于处理器的系统包含提供多个存储器元件的存储器阵列，以及包含多个停用寄存器的存储器控制器。存储器控制器被配置成检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷。所述存储器控制器被进一步配置成响应于检测到所述缺陷，将一或多个停用寄存器中的一停用寄存器设置成对应于所述存储器元件，以指示停用所述存储器元件。所述存储器控制器还被配置成接收对与所述存储器元件对应的存储器地址的存储器存取请求。所述存储器控制器另外被配置成基于所述停用寄存器，确定是否停用所述存储器元件。所述存储器控制器被进一步配置成响应于确定停用所述存储器元件，不允许所述存储器存取请求。

在另一方面中，提供用于高效地处置存储器阵列故障的基于处理器的装置的存储器控制器。所述存储器控制器被配置成检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷。所述存储器控制器被进一步配置成响应于检测到所述缺陷，将一或多个停用寄存器中的一停用寄存器设置成对应于所述存储器元件，以指示停用所述存储器元件。所述存储器控制器还被配置成接收对与所述存储器元件对应的存储器地址的存储器存取请求。所述存储器控制器另外被配置成基于所述一或多个停用寄存器，确定是否停用所述存储器元件。所述存储器控制器被进一步配置成响应于确定停用所述存储器元件，不允许所述存储器存取请求。

在另一方面中，提供用于高效地处置存储器阵列故障的基于处理器的装置的存储器控制器。所述存储器控制器包括用于检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷的装置。所述存储器控制器另外包括用于响应于检测到所述缺陷，将一或多个停用寄存器中的一停用寄存器设置成对应于所述存储器元件，以指示停用所述存储器元件的装置。所述存储器控制器还包括用于接收对与所述存储器元件对应的存储器地址的存储器存取请求的装置。所述存储器控制器另外包括用于基于所述一或多个停用寄存器，确定是否停用所述存储器元件的装置。所述存储器控制器另外包括用于响应于确定停用所述存储器元件，不允许所述存储器存取请求的装置。

在另一方面中，提供一种用于高效地处置存储器阵列故障的方法。所述方法包括通过基于处理器的装置的存储器控制器检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷。所述方法另外包括响应于检测到所述缺陷，将一或多个停用寄存器中的一停用寄存器设置成对应于所述存储器元件，以指示停用所述存储器元件。所述方法还包括接收对与所述存储器元件对应的存储器地址的存储器存取请求。所述方法另外包括基于所述一或多个停用寄存器，确定是否停用所述存储器元件。所述方法另外包括响应于确定停用所述存储器元件，不允许所述存储器存取请求。

在另一方面中，提供一种非暂时性计算机可读媒体。非暂时性计算机可读媒体存储有计算机可执行指令，所述计算机可执行指令在由处理器执行时致使所述处理器检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷。所述计算机可执行指令进一步致使所述处理器响应于检测到所述缺陷，将一或多个停用寄存器中的一停用寄存器设置成对应于所述存储器元件，以指示停用所述存储器元件。所述计算机可执行指令还致使所述处理器接收对与所述存储器元件对应的存储器地址的存储器存取请求。所述计算机可执行指令另外致使所述处理器基于所述一或多个停用寄存器，确定是否停用所述存储器元件。所述计算机可执行指令进一步致使所述处理器响应于确定停用所述存储器元件，不允许所述存储器存取请求。

附图说明

图1是提供不同存储器类型的存储器装置的示范性基于处理器的系统的框图；

图2是包含被配置成处置检测到的存储器阵列故障的存储器控制器和存储器装置的示范性基于处理器的系统的框图；

图3是说明图2的停用寄存器的示范性组成元件的框图；

图4是说明用于使用图2的存储器控制器的停用寄存器启用存储器阵列故障的高效处置的示范性过程的流程图；和

图5是可包含图2的存储器控制器的示范性基于处理器的系统的框图。

具体实施方式

现参考各图，描述本发明的数个示范性方面。词语“示范性”在本文中用于意指“充当实例、例子或说明”。本文中描述为“示范性”的任何方面不必解释为比其它方面优选或有利。

详细描述中所揭示的方面包含在基于处理器的系统中提供对存储器阵列故障的高效处置。如上文关于图1所提到，在常规的基于处理器的装置中已使用存储器阵列内的行和/或列层级冗余校正在制造期间出现的缺陷。然而，冗余机制要求附加逻辑控制和额外芯片面积，并且可不利地影响存储器阵列读存取时间。

因此，在这点上，图2说明包含用于缺陷和故障处置的存储器控制器202的示范性基于处理器的系统200。基于处理器的系统200提供中央处理单元(cpu)204和存储器系统206。在一些方面中，存储器系统206可为用作系统存储器或系统高速缓存器(例如1级(l1)、2级(l2)或3级(l3)高速缓存器)的同步动态随机存取存储器(sdram)。存储器系统206包含存储器控制器202以及由布置成行和列的存储器元件210(0)-210(x')组成的存储器阵列208。在图2的实例中，存储元件210(0)-210(x')组织成一或多组212(0)-212(s)、212'(0)-212'(s)和一或多路214(0)、214(w)。然而，一些方面可提供存储器阵列208可实施于除图2中所示出的配置以外的配置中。在一些方面中，存储器控制器202可实施为高速缓存控制器(未示出)，其提供为cpu204的一体式元件，且存储器阵列208可包括cpu204内的高速缓存器(未示出)。另外，图2的基于处理器的系统200可涵盖已知数字逻辑元件、半导体电路、处理核心和/或存储器结构以及其它元件或其组合中的任一个。本文中所描述的各方面并不限于任何特定元件布置，且所揭示技术可容易地延伸到半导体裸片或封装上的各种结构和布局。应理解，基于处理器的系统200的一些方面可包含除图2中所说明的那些元件之外的元件。

代替包含如图1中的冗余行和/或冗余列，图2的存储器系统206提供作为存储器控制器202的部分的一或多个停用寄存器216(0)-216(z)。在一些方面中，停用寄存器216(0)-216(z)可为软件可存取的，使得其可从正被cpu204执行的软件应用程序读取以及写入到从正被cpu204执行的软件应用程序以促进现场修复。以此方式，软件可通过写入到可用的停用寄存器216(0)-216(z)对在运行时间处检测到的存储器阵列208中的故障作出响应。在一些方面中，停用寄存器216(0)-216(z)的编号z可基于存储器阵列208的实施方案可需要的预期修复数目。

当检测到故障或缺陷例如存储器元件210(0)中的缺陷218时，存储器控制器202可设置停用寄存器216(0)-216(z)中的一个以指示停用存储器元件210(0)(或包含存储器元件210(0)的存储器阵列208的细分部中的一个，例如组212(0)-212(s)、212'(0)-212'(s)中的一个和/或路214(0)、214(w)中的一个)。举例来说，停用寄存器216(0)-216(z)中的一个可经更新以存储存储器元件210(0)的存储器地址或其它识别符，或可经更新以存储含有存储器元件210(0)的组212(0)和路214(0)的识别符。应注意，如果对应存储器细分部含有多个存储器元件210(0)-210(x')，那么存储器控制器202确保存储器细分部内的存储元件210(0)-210(x')中的任一个中的缺陷引起相同存储器细分部被停用。作为非限制性实例，存储器控制器202可在检测到存储器元件210(0)中的缺陷218后即刻停用路214(0)的组212(0)，并且还可在检测到存储器元件210(1)内的缺陷(未示出)的情况下停用路214(0)的组212(0)。

在一些方面中，存储器阵列208可划分成多个子组，其中停用寄存器216(0)-216(z)还划分成对应于存储器阵列208的子组的多个子组。作为非限制性实例，存储器阵列208可划分成两个交错式部分(未示出)。停用寄存器216(0)-216(z)的一半因此可分配给存储器阵列208的一个交错式部分，而存储器阵列208的剩余的交错式部分可对应于停用寄存器216(0)-216(z)的另一半。

在接收到包含对应于存储器元件210(0)的存储器地址222的后续存储器存取请求220后，存储器控制器202即刻被配置成不允许存储器存取请求220。举例来说，存储器控制器202可防止软件过程从停用存储器元件210(0)读取或写入到停用存储器元件210(0)(或写入到包含存储器元件210(0)的存储器阵列208的细分部，例如路214(0)的组212(0))。在其中存储器系统206是系统高速缓存器的方面中，存储器控制器202可迫使在存储器元件210(0)或其对应的存储器细分部上进行搜索操作以产生未命中和/或可防止置换算法选择存储器元件210(0)，因此防止选择存储器元件210(0)进行分配。存储器控制器202也可以停用针对存储器元件210(0)的奇偶校验错误检测以阻止对存储器元件210(0)的奇偶校验，和/或可出于清除高速缓存维护操作的目的迫使将存储器元件210(0)或其对应的存储器细分部标记为无效。类似地，存储器控制器202可通过使高速缓存维护操作无效来防止存储器元件210(0)或其对应的存储器细分部被写入。

在一些方面中，如果物理上停用存储器阵列208的任何存储器元件210(0)-210(x')或存储器细分部，那么存储器控制器202可在加电重置时间重置停用寄存器216(0)-216(z)中的一或多个以对应于存储器阵列208的停用存储器元件210(0)-210(x')或存储器细分部。作为非限制性实例，在图2中，组212(0)-212(s)、212'(0)-212'(s)中的每一个与对应熔丝224(0)-224(s)、224'(0)-224'(s)相关联，所述熔丝224(0)-224(s)、224'(0)-224'(s)可“熔断”以物理上停用组212(0)-212(s)、212'(0)-212'(s)中的个别者。如果熔丝224(0)-224(s)、224'(0)-224'(s)中的一或多个因此熔断，那么存储器控制器202在基于处理器的系统200的加电重置之后将基于熔丝224(0)-224(s)、224'(0)-224'(s)中的一或多个重置停用寄存器216(0)-216(z)中的一或多个。举例来说，如果熔丝224(0)熔断，那么存储器控制器202将基于熔丝224(0)重置停用寄存器中的两个(例如，停用寄存器216(0)和216(1))，以指示停用存储元件210(0)和210(1)。

使用存储器控制器202的一些方面可修改内置式自测试(bist)硬件以考虑用于处置缺陷的机构。举例来说，在其中停用寄存器216(0)-216(z)用以停用存储器阵列208的细分部例如组/路组合的方面中，bist硬件应理解存储器阵列208的整个细分部停用。因此，bist硬件应将存储器元件210(0)-210(x')中的一个中的任何缺陷转化成对应细分部。bist硬件还应阻止用于存储器阵列208的对应细分部的检查输出。

一些方面可提供存储器控制器202被配置成仅在被指示设置停用寄存器216(0)-216(z)之后通过正被cpu204执行的过程设置所述停用寄存器216(0)-216(z)。在此些方面中，在检测到存储器元件210(0)中的缺陷218之后，存储器控制器202可将故障指示226提供到执行过程228。存储器控制器202随后可从执行过程228接收请求230以设置停用寄存器216(0)-216(z)，之后存储器控制器202将设置停用寄存器216(0)-216(z)。此类方面可提供对存储器控制器202的操作的更大程度的基于软件的控制。

为了说明图2的停用寄存器216(0)-216(z)的示范性组成元件，提供图3。在图3中，示出对应于图2的停用寄存器216(0)-216(z)的停用寄存器300，且停用寄存器300可以与高速缓冲存储器结合使用。图3的停用寄存器300包含四(4)个字段：停用指示符302、存储器位置指示符303(在一些方面中，可包含组指示符304和路指示符306)，以及锁定指示符308。停用指示符302可包含指示是否停用存储器阵列208的存储器元件(例如，特定来说存储器元件210(0)，或存储器阵列208的细分部例如路214(0)的组212(0))的位。在一些方面中，在物理上停用所述组/路(例如，通过归因于制造缺陷使熔丝例如熔丝224(0)熔断)的情况下，可在相关联功率域的加电重置上设置停用指示符302。存储器位置指示符303提供识别对应于停用寄存器300的存储器元件210(0)的位置的信息。作为非限制性实例，一些方面可提供存储器位置指示符303包含识别待停用存储器元件210(0)为其成员的组212(0)-212(s)、212'(0)-212'(s)中的一个的组指示符304，以及规定待停用存储器元件210(0)为其成员的路214(0)-214(w)中的一个的路指示符306。最终，锁定指示符308当经设置时指示阻止写入到停用寄存器300而不考虑停用指示符302的值。在停用存储器阵列208的对应组/路细分部的情况下，可在相关联功率域的加电重置上重置锁定指示符308。以此方式，可防止软件超控物理上经停用的组/路。应理解，在其它方面中采用的停用寄存器可使用与针对图3的停用寄存器300所说明的字段相比更多、更少或不同的字段。

图4说明用于提供对存储器阵列故障的高效处置的图2的存储器控制器202的示范性操作。为清楚起见，在描述图4时参考图2的元件。在图4中，操作开始于存储器控制器202检测存储器阵列208的多个存储器元件210(0)-210(x')中的存储器元件210(0)内的缺陷218(框400)。在这点上，存储器控制器202在本文中可以被称为“用于检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷的装置”。在一些方面中，存储器控制器202接下来可将故障指示226提供到执行过程228(框402)。存储器控制器202随后可从执行过程228接收对设置停用寄存器216(0)的请求230(框404)。

响应于检测到缺陷218(且在其中故障指示226提供给执行过程228的方面中，接收对设置停用寄存器216(0)的请求230)，存储器控制器202将一或多个停用寄存器216(0)-216(z)中的停用寄存器216(0)设置成对应于存储器元件210(0)，以指示停用存储器元件210(0)(框406)。因此，存储器控制器202在本文中可以被称为“用于响应于检测到缺陷，将一或多个停用寄存器中的一停用寄存器设置成对应于存储器元件，以指示停用存储器元件的装置”。存储器控制器202随后接收对与存储器元件210(0)对应的存储器地址222的存储器存取请求220(框408)。存储器控制器202因此在本文中可以被称为“用于接收对与存储器元件对应的存储器地址的存储器存取请求的装置”。

存储器控制器202基于一或多个停用寄存器216(0)-216(y)确定是否停用存储器元件210(0)(框410)。在这点上，存储器控制器202在本文中可以被称为“用于基于一或多个停用寄存器确定是否停用存储器元件的装置”。如果确定不停用存储器元件210(0)，那么在框412处重新开始处理。然而，如果存储器控制器202在决策框410处确定停用存储器元件210(0)，那么存储器控制器202不允许存储器存取请求220(框414)。因此，存储器控制器202在本文中可以被称为“用于响应于确定停用存储器元件，不允许存储器存取请求的装置”。

在一些方面中，基于处理器的系统200可执行加电重置(框412)。在重新开始后，存储器控制器202即刻基于存储器阵列208的一或多个熔丝224(0)-224(s)、224'(0)-224'(s)重置一或多个停用寄存器216(0)-216(y)中的停用寄存器216(0)-216(y)(框416)。

根据本文所揭示的方面在基于处理器的系统中提供对存储器阵列故障的高效处置可提供于任何基于处理器的装置中或集成到任何基于处理器的装置中。实例在不限制的情况下包含机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、全球定位系统(gps)装置、移动电话、蜂窝式电话、智能手机、会话起始协议(sip)电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算装置、可穿戴计算装置(例如，智能手表、健康或健身追踪器、眼镜等)、台式计算机、个人数字助理(pda)、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(dvd)播放器、便携式数字视频播放器、汽车、车辆组件、航空电子系统、无人机和直升机。

在这点上，图5说明可采用图2中所示出的存储器控制器202和停用寄存器216(0)-216(z)的基于处理器的系统500的实例。基于处理器的系统500包含一或多个cpu502，其各自包含一或多个处理器504。cpu502可具有耦合到处理器504以快速存取暂时存储的数据的高速缓冲存储器506，且在一些方面中可对应于图2的cpu204。cpu502耦合到系统总线508并且可与包含在基于处理器的系统500中的主装置和从装置互耦合。如所熟知，cpu502通过经由系统总线508交换地址、控制和数据信息与这些其它装置通信。举例来说，cpu502可将总线事务请求传送到作为从装置的实例的存储器控制器510。根据一些方面，存储器控制器510可对应于图2的存储器控制器202。

其它主装置和从装置可连接到系统总线508。如图5中所说明，作为实例，这些装置可包含存储器系统512、一或多个输入装置514、一或多个输出装置516、一或多个网络接口装置518和一或多个显示控制器520。在一些方面中，存储器系统512可对应于图2的存储器系统206。输入装置514可包含任何类型的输入装置，包含但不限于输入键、开关、语音处理器等。输出装置516可包含任何类型的输出装置，包含但不限于音频、视频、其它视觉指示符等。网络接口装置518可为被配置成允许来往于网络522的数据交换的任何装置。网络522可以是任何类型的网络，包含但不限于有线或无线网络、私用或公用网络、局域网(lan)、无线局域网(wlan)、广域网(wan)、bluetooth^tm网络和因特网。网络接口装置518可被配置成支持所要的任何类型的通信协议。存储器系统512可包含一或多个存储器单元524(0)-524(n)。

cpu502还可以被配置成经由系统总线508存取显示控制器520以控制发送到一或多个显示器526的信息。显示控制器520经由一或多个视频处理器528将信息发送到显示器526以供显示，所述视频处理器528将待显示的信息处理成适用于显示器526的格式。显示器526可包含任何类型的显示器，包含但不限于阴极射线管(crt)、液晶显示器(lcd)、等离子显示器等。

所属领域的技术人员将进一步了解，结合本文中所揭示的各方面所描述的各种说明性逻辑块、模块、电路和算法可实施为电子硬件、存储于存储器中或另一计算机可读媒体中且由处理器或其它处理装置执行的指令，或此两者的组合。作为实例，本文中所描述的主装置和从装置可用于任何电路、硬件组件、集成电路(ic)或ic芯片中。本文所公开的存储器可为任何类型及大小的存储器，并且可经配置以存储所要的任何类型的信息。为清楚说明此可互换性，上文已大体上关于其功能性描述了各种说明性组件、块、模块、电路和步骤。如何实施此功能性取决于特定应用、设计选项和/或强加于整个系统的设计约束。本领域的技术人员可针对每一具体应用以不同方式来实施所描述的功能性，但这样的实施决策不应被解释为会引起脱离本发明的范围。

结合本文中所揭示的各方面所描述的各种说明性逻辑块、模块和电路可用以下各项来实施或执行：处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以执行本文中所描述的功能的任何组合。处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、一或多个微处理器与dsp核心结合，或任何其它此类配置)。

本文中所揭示的各方面可以硬件和存储在硬件中的指令来体现，且可驻存于例如随机存取存储器(ram)、快闪存储器、只读存储器(rom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、寄存器、硬盘、可装卸式磁盘、cd-rom或所属领域中已知的任何其它形式的计算机可读媒体中。示范性存储媒体被耦合到处理器，使得处理器可以从存储媒体读取信息且将信息写入所述存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器和存储媒体可驻存在asic中。asic可驻存在远程站中。在替代方案中，处理器和存储媒体可作为离散组件驻存在远程站、基站或服务器中。

还应注意，描述在本文中的示范性方面中的任一个中所描述的操作步骤是为了提供实例和论述。可以用除了所说明的序列之外的大量不同序列执行所描述的操作。另外，在单个操作步骤中描述的操作实际上可以在数个不同步骤中执行。另外，可组合在示范性方面中所论述的一或多个操作步骤。应理解，如所属领域的技术人员将易于显而易见，流程图中所说明的操作步骤可以经受大量不同修改。所属领域的技术人员还将了解，可使用多种不同技术和技法中的任一个来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

提供本发明的先前描述以使得本领域的技术人员能够制造或使用本发明。所属领域的技术人员将易于显而易见对本发明的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本发明的精神或范围。因此，本发明并不希望限于本文中所描述的实例和设计，而应被赋予与本文中所揭示的原理和新颖特征相一致的最广范围。