本发明涉及存储器领域，具体涉及一种存储器，使得追踪结果更为准确、可靠。
背景技术：
在当今集成电路应用领域，对在一块小的芯片上实现多的功能提出了更高的要求，于是片上系统（systemonchip,soc）越来越受到人们的重视。随着集成电路设计水平和工艺技术的提高，包含多个功能模块的soc已经能够实现相当复杂的功能。根据itrs的报告，在这些soc中存储器占据了很大比例，并且其增长趋势还在不断扩大。各种类型的存储器如sram，dram以及flash都能被集成到soc中，但目前主流的嵌入式存储器还应该是sram，因为它能通过标准的cmos工艺很容易地嵌入到soc中。
在特征尺寸不断缩小的同时，由于随机参杂的波动、阱临近效应等不良因素带来的工艺偏差也在不断增大。工艺偏差对电路性能有着显著影响，并且增加了对整体电路模拟的难度。因此，在90纳米技术节点特别是后续的40纳米乃至22纳米，这些问题是我们所必须引起重视的。尽管考虑工艺偏差而保留相对较大的设计余量会增加设计复杂性，耗费更大的成本，但是如果不考虑将会导致电路性能的降低甚至是电路功能的无法实现。
伴随着先进工艺的快速发展，被广泛应用于soc的半导体存储器单元的尺寸也在不断缩小。同时，由于工艺偏差的存在导致不同的存储器单元具有不同的数据读取速度。这样一来，速度较慢的存储单元需要较长的读取时间，而那些速度相对快的单元读取时间短，从而产生了时序的不一致性。除此之外，存储单元的外围电路同样存在着受工艺偏差影响的问题，沿着不同的路径信号传输的延时不同。再加上电压、温度的变化，这些时序的差异会导致数据在存储器中不能进行正确的读取操作。
因此，在存储器设计过程中都会包含用于检测实际电路信号延时的追踪电路，通过追踪电路反映出来的延时来调整存储器控制信号的时序，以保证存储器各项操作的准确执行。追踪电路包含有用于产生追踪信号的追踪单元，为保证追踪的准确性，这些追踪单元采用与存储器存储单元类似的结构。
为了解决时序追踪的问题，传统的存储器追踪方法往往只采用单一字线或者单一位线追踪电路，产生追踪信号从而控制存储器数据读取操作。也有一些方案采用单一字线和位线相结合构成追踪电路，模拟字线和位线上的延时，如图1所示，相比于前一种方法，这种设计对提高存储器的追踪精度有很大的帮助。但是随着工艺偏差的增大，单条字线、位线追踪路径的时序已经不能反映整个存储器的工作时序。特别是在高精度电路设计中，这样的时序追踪方法已经不能满足电路对精度的要求。
技术实现要素：
本发明的发明目的是提供一种存储器，包含多条追踪路径，以实现更加精确的追踪，同时避免追踪控制电路中的pmos受nbti影响导致整个时序漂移，提高了电路的稳定性。
为达到上述发明目的，本发明采用的技术方案是：一种存储器，包括至少一个全局控制电路和追踪驱动电路、若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径，所述全局控制电路、追踪驱动电路、追踪路径、追踪单元以及追踪控制电路在信号传输方向上依次传输连接，
还包括基于追踪控制电路的nbti保护电路。
优选地，所述追踪控制电路和全局控制电路之间包含一个用以检测追踪控制信号的灵敏放大器。
优选地，所述灵敏放大器设在存储器追踪路径上。
优选地，所述存储单元是一个6管存储单元，设有两个传输管和一对反相器相耦合。
优选地，所述追踪控制电路包括至少三根追踪位线。
优选地，所述追踪控制电路中增设有预解码追踪路径，所述预解码追踪路径位于全局控制电路和追踪驱动电路之间。
优选地，所述追踪控制电路包括三条追踪位线tbl1、tbl2和tbl3，给追踪位线tbl1充电的pmos管mp1和mp4，给追踪位线tbl2充电的pmos管mp2和mp5，给追踪位线tbl3充电的pmos管mp3和mp6，所述pmos管mp2的栅极连接控制信号pchar，所述追踪位线tbl1、tbl2和tbl3耦接至一三输入与非门的三个输入端，所述三输入与非门的输出端耦接至一nmos管mn11,并反馈到pmos管mp7、mp8和mp9，所述nmos管mn11的源极接地，漏极接追踪输出信号t_en，
所述nbti保护电路包括pmos管mp12和mp13以及传输门，所述pmos管mp13的栅极分别连接使能信号en和传输门的上端，漏极分别连接pmos管mp1的栅极和传输门的右端；所述传输门的左端分别连接pmos管mp3、mp4、mp5和mp6的栅极以及控制信号pchar；所述pmos管mp12的栅极连接控制信号pchar，漏极连接追踪位线tbl1。
本发明以包含不同位置的多条追踪路径的存储器为基础，其具体工作过程如下：全局控制电路发出信号启动追踪驱动电路，追踪驱动电路同时开启至少三条追踪路径进行字线方向的追踪；当追踪信号到达追踪单元，追踪单元的字线打开；预先被充到高电平的相应位线开始放电，之后追踪控制电路检测位线放电，通过一个对应个数的输入与非门以放电速度最快的路径为准输出追踪控制信号，用以完成对存储单元位线放电的追踪，从追踪控制电路输出的信号经过一个灵敏放大器作用于全局控制电路。
由于上述技术方案运用，本发明与现有技术相比具有下列优点：
1．本发明的存储器，在存储阵列的不同位置采用至少3条追踪路径，能够更加全面地反映出存储器读操作的时序；
2.本发明的存储器，在进行字线、位线追踪之前增加了预解码追踪路径，提升了时序追踪的精确度；
3.本发明设置了基于追踪控制电路的nbti保护电路，能够避免追踪控制电路中的pmos受nbti影响导致整个时序漂移，提高了电路的稳定性。
附图说明
图1为本发明背景技术中现有的一种时序追踪方案的结构示意图。
图2为本发明实施例一的存储器架构的示意图。
图3为本发明实施例一的6管存储单元的结构示意图。
图4为本发明实施例一的追踪单元结构示意图。
图5为本发明实施例一的包含预解码追踪的存储器架构的示意图。
图6为本发明实施例一的解决nbti效应在追踪控制电路中的示意图。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例一：
参见图2所示，一种存储器，包括至少一个全局控制电路和追踪驱动电路、若干存储单元、追踪单元、追踪控制电路以及相应的若干条内嵌于存储单元阵列的不同追踪路径，所述全局控制电路、追踪驱动电路、追踪路径、追踪单元以及追踪控制电路在信号传输方向上依次传输连接，
还包括基于追踪控制电路的nbti保护电路。
本实施例中，所述追踪控制电路和全局控制电路之间包含一个用以检测追踪控制信号的灵敏放大器。
所述灵敏放大器设在存储器追踪路径上。
参见图3所示，所述存储单元是一个6管存储单元，设有两个传输管mn1、mn2和一对反相器相耦合。为了更为准确地反应存储器对存储单元的读取操作，本发明采用与存储单元结构类似的追踪单元，参见图4所示。但是不同的是tblb一直被固定在高电平vdd，另外传输管mn2源极和漏极相连。当追踪信号给字线twl充电使之为高电平，传输管mn1、mn2打开使得node0被拉到低电平，从而使原先预充到高电平额tbl放电，模拟存储单元的字线放电过程。
所述追踪控制电路包括至少三根追踪位线。
考虑到存储器读取时的预解码过程，参见图5所示，在所述追踪控制电路中增设预解码追踪路径，所述预解码追踪路径位于全局控制电路和追踪驱动电路之间。全局控制电路产生的控制信号首先经过预解码追踪路径才到达追踪驱动电路产生沿3条追踪路径的追踪信号。之后与图2设计的工作过程一样，通过追踪单元拉低追踪位线，利用追踪控制电路产生追踪信号反馈给全局控制电路。
相比于图2中的设计，增加预解码追踪电路来模拟实际读取操作时解码过程的延时，使之与字线、位线追踪相结合，进一步体升了对存储器读操作实现追踪的精确度。
参见图6所示，所述追踪控制电路包括三条追踪位线tbl1、tbl2和tbl3，给追踪位线tbl1充电的pmos管mp1和mp4，给追踪位线tbl2充电的pmos管mp2和mp5，给追踪位线tbl3充电的pmos管mp3和mp6，所述pmos管mp2的栅极连接控制信号pchar，对于每一根追踪位线tbl用两个上拉管，以达到更快的充电速度，其中，pchar信号用以控制对追踪位线tbl1～3进行充电，所述追踪位线tbl1、tbl2和tbl3耦接至一三输入与非门的三个输入端，所述三输入与非门的输出端耦接至一nmos管mn11,并反馈到pmos管mp7、mp8和mp9，所述nmos管mn11的源极接地，漏极接追踪输出信号t_en，
所述nbti保护电路包括pmos管mp12和mp13以及传输门，所述pmos管mp13的栅极分别连接使能信号en和传输门的上端，漏极分别连接pmos管mp1的栅极和传输门的右端；所述传输门的左端分别连接pmos管mp3、mp4、mp5和mp6的栅极以及控制信号pchar；所述pmos管mp12的栅极连接控制信号pchar，漏极连接追踪位线tbl1。
上文中，当追踪位线tbl1～3全为高电平时，与非门的输出bl_en为低电平，从而使下拉管mn11关闭，追踪输出信号t_en保持原来高电平。然而只要有一根追踪位线被拉低到低电平，与非门输出为高，下拉管打开而使追踪输出信号t_en下拉至低。当完成上述一系列操作之后，通过一个灵敏放大器检测追踪输出信号t_en的下拉状态，从而给全局控制电路一个反馈信号，全局控制电路利用这个反馈信号产生精确的数据读取控制信号。
其中追踪控制电路的pmos管mp1-mp6结构与作用一致，并长期处于工作状态，当在没有任何操作的时候，其一直处于开启状态，长时间开启会导致pmos出现阈值漂移，从而影响三输入与非门的翻转点，导致整个时序发生漂移。而本发明的nbti保护电路，当追踪控制电路处于长时间没有任何指令操作时，使能信号en切断pchar控制pmos管mp1-mp6的信号，并通过pmos管mp13关闭pmos管mp1-mp6，只通过pchar控制最小尺寸的pmos管mp12保持tbl的电位。当读写操作执行时，nbti保护使能关闭，pmos管mp13关闭，pchar通过传输门电路控制pmos管mp1-mp6。
本发明以包含不同位置的多条追踪路径的存储器为基础，其具体工作过程如下：全局控制电路发出信号启动追踪驱动电路，追踪驱动电路同时开启至少三条追踪路径进行字线方向的追踪；当追踪信号到达追踪单元，追踪单元的字线打开；预先被充到高电平的相应位线开始放电，之后追踪控制电路检测位线放电，通过一个对应个数的输入与非门以放电速度最快的路径为准输出追踪控制信号，用以完成对存储单元位线放电的追踪，从追踪控制电路输出的信号经过一个灵敏放大器作用于全局控制电路。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对上述实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的上述实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。