本发明涉及存储器
技术领域：
，特别是涉及一种闪存阵列及其参考电流产生方法。
背景技术：
：目前flash(闪存)主要有两种norflash(nor闪存)和nadnflash(nadn闪存)。nandflash没有采取内存的随机读取技术，它的读取是以一次读取一块的形式来进行的，通常是一次读取512个字节，采用这种技术的flash比较廉价，适于存储大容量数据。但用户不能直接运行nandflash上的代码，因此使用nandflash的开发板和系统除了使用nandflash以外，还作上了一块小的norflash来运行启动代码；而norflash则基于随即读取技术，读取速度快且支持字节写入，因此一般用来存储操作系统等重要信息，常用于mcu等小型系统内部。图1为现有技术之虚拟接地闪存阵列的结构示意图(nor闪存)，该闪存阵列由多个子块组成，每个子块包含4个存储单元cell0(2j)、cell0(2j+1)、cell1(2j)、cell1(2j+1)(方框)和两个参考存储单元refc0j和refc1j(斜线方框)(j＝0,1,2,3)，其中，用字线wli连接每一行的存储单元的字线区，用第一控制栅线cg0i/第二控制栅线cg1i(未示出)连接每一行的存储单元的第一控制栅区/第二控制栅区(i＝0,1)，用位线bl0(2j)/bl1(2j)和bl0(2j+1)/bl1(2j+1)连接每个子阵列的两列存储单元的源极区/漏极区，用参考位线refbl0j/refbl1j连接每一列的参考存储单元的源极区/漏极区。在读取存储单元时，需要从相应的位线中提取电流，将位线的电流和参考电流进行比较来判断存储单元的状态。参考电流在存储单元的读取过程中起到一个参考标准的作用，参考电流需要准确反映出存储单元的状态。现有技术虚拟接地闪存阵列的参考单元都采用擦除状态，也即参考电流用饱和擦除的闪存单元(flashcell)获得。对于90nm非易失nor闪存(norflashcell)，由于nor存储单元(cell)擦除之后一直不饱和，电流会不断地上升，所以无法采用图1这种阵列结构。技术实现要素：为克服上述现有技术存在的不足，本发明之目的在于提供一种闪存阵列及其参考电流产生方法，通过单独使用存储单元当作参考存储单元，在存储器主阵列(mainarray)即多个存储单元子块操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。为达上述及其它目的，本发明提出一种闪存阵列，包括：n个存储单元子块，用于存储信息；参考单元子块，包括n个参考存储单元，用于产生各存储单元读出时的参考电流，于操作时，引入校正控制位ft_rcell控制该参考单元子块的操作。进一步地，所述闪存阵列包括四个存储单元子块cell0(2j)、cell0(2j+1)、cell1(2j)、cell1(2j+1)，j＝0,1,2,3，每个参考单元子块包括四个参考存储单元refcj，j＝0,1,2,3。进一步地，字线wli连接每一行的存储单元的字线区，第一控制栅线cg0i/第二控制栅线cg1i连接每一行的存储单元的第一控制栅区/第二控制栅区，i＝0,1，位线bl0(2j)/bl1(2j)和bl0(2j+1)/bl1(2j+1)连接每个子阵列的两列存储单元的源极区/漏极区，参考字线rwl连接所述参考单元子块的参考存储单元行的参考存储单元的字线区，第一参考控制栅线rcg0/第二参考控制栅线rcg1连接所述参考单元子块的参考存储单元行的参考存储单元的第一控制栅区/第二控制栅区，第一参考位线rbl0j/第二参考位线rbl1j连接所述参考单元子块的参考存储单元列的每一列的参考存储单元的源极区/漏极区。进一步地，当校正控制位ft_rcell＝1时，校正所述参考存储单元子块，此时所述闪存阵列的译码电路被禁止，各操作仅对所述参考存储单元子块有效。进一步地，擦除时，参考字线rwl接擦除正高压，第一参考控制栅线rcg0和第二参考控制栅线rcg1接擦除负高压，第一参考位线rbl0和第二参考位线rbl1接地，参考存储单元产生隧穿效应，浮栅上的电子被带走，参考存储单元处于被擦除状态；编程时，参考字线rwl接电源电压vdd，第一参考控制栅线rcg0接擦除正高压且第二参考控制栅线rcg1接编程高压，第一参考位线接编程高压且第二参考位线接编程电压vdp，参考存储单元的第一存储位被编程，第一浮栅被注入电子，参考存储单元的第一存储位处于被编程状态，对该参考存储单元的第零存储位进行编程时，与对该参考存储单元的第一存储位进行编程时类似，但第一参考控制栅线rcg0与第二参考控制栅线rcg1所接电压低交换，第一参考位线rbl0与第二参考位线rbl1所接电压交换；测量参考存储单元参考电流时，参考字线rwl接读出高压，第一参考控制栅线rcg0接读出高压且第二参考控制栅线rcg1接地，第一参考位线接读出电压vpp且第二参考位线接地，参考存储单元的第零存储位的参考电流被读出，对该参考存储单元的第一存储位进行参考电流测量时，与对该参考存储单元的第零存储位进行参考电流测量类似，但第一参考控制栅线rcg0与第二参考控制栅线rcg1所接电压低交换，第一参考位线与第二参考位线所接电压交换；待机时，参考字线rwl接读出高压，第一参考控制栅线rcg0接读出高压且第二参考控制栅线rcg1接xdbias偏置电压，第一参考位线/第二参考位线接地。进一步地，当校正控制位ft_rcell＝0时，所述参考存储单元子块用于产生读出所述闪存阵列的存储单元信息时所需的参考电流，所述闪存阵列擦除和编程动作对参考存储单元子块不产生影响。进一步地，擦除所述闪存阵列的存储单元时，参考字线rwl接电源电压vdd，第一参考控制栅线rcg0、第二参考控制栅线rcg1、第一参考位线和第二参考位线接地；编程所述闪存阵列的存储单元时，参考字线rwl、第一参考控制栅线rcg0、第二参考控制栅线rcg1、第一参考位线和第二参考位线接地；读出所述闪存阵列的存储单元时，参考字线rwl接读出高压，第一参考控制栅线rcg0接读出高压且第二参考控制栅线rcg1接地，第一参考位线接读出电压vpp且第二参考位线接地，参考存储单元的第零存储位的参考电流被读出，该参考电流与被选中的存储单元的第零存储位的读出电流进行比较以得到对应存储位的信息，对该参考存储单元的第一存储位进行读出时，与对该参考存储单元的第零存储位进行参考电流读出类似，但第一参考控制栅线rcg0与第二参考控制栅线rcg1所接电压低交换，第一参考位线与第二参考位线所接电压交换；待机时，参考字线rwl接读出高压，第一参考控制栅线rcg0接读出高压且第二参考控制栅线rcg1接xdbias偏置电压，第一参考位线/第二参考位线接地。进一步地，所述方法通过单独包括n个参考存储单元的参考单元子块，产生n个存储单元子块读出时的参考电流，于操作时，引入校正控制位ft_rcell控制参考单元子块的操作。进一步地，当校正控制位ft_rcell＝1时，校正所述参考存储单元子块，此时所述闪存阵列的译码电路被禁止，各操作仅对所述参考存储单元子块有效。进一步地，当ft_rcell＝0时，所述参考存储单元子块用于产生读出所述闪存阵列的存储单元信息时所需的参考电流，所述闪存阵列的擦除和编程动作对所述参考存储单元子块不产生影响。与现有技术相比，本发明一种闪存阵列及其参考电流产生方法通过单独使用四个存储单元当作参考存储单元，在存储器主阵列(mainarray)即多个存储单元子块操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。附图说明图1为现有技术之虚拟接地闪存阵列的结构示意图(nor闪存)；图2为本发明一种闪存阵列的结构示意图。具体实施方式以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。图2为本发明一种闪存阵列之较佳实施例的结构示意图。如图2所示，本发明一种闪存阵列，包括：参考单元子块10和四个存储单元子块20。其中，每个存储单元子块20包含四个存储单元cell0(2j)、cell0(2j+1)、cell1(2j)、cell1(2j+1)(方框示意，其中，j＝0,1,2,3)，用于存储信息；参考单元子块10包括4个参考存储单元refcj(斜线方框)(j＝0,1,2,3)，用于产生各存储单元读出时的参考电流，于操作时，引入校正控制位ft_rcell控制参考单元子块10的操作。具体地，用字线wli连接每一行的存储单元的字线区，用第一控制栅线cg0i/第二控制栅线cg1i(未示出)连接每一行的存储单元的第一控制栅区/第二控制栅区(i＝0,1)，用位线bl0(2j)/bl1(2j)和bl0(2j+1)/bl1(2j+1)连接每个子阵列的两列存储单元的源极区/漏极区，用参考字线rwl连接额外增加的参考单元子块10的参考存储单元行的参考存储单元的字线区，用第一参考控制栅线rcg0/第二参考控制栅线rcg1连接额外增加的参考单元子块10的参考存储单元行的参考存储单元的第一控制栅区/第二控制栅区，用第一参考位线rbl0j/第二参考位线rbl1j连接额外增加的参考单元子块10的参考存储单元列的每一列的参考存储单元的源极区/漏极区。于操作时，引入校正控制位ft_rcell控制参考单元子块10的操作。具体地，如表1和表2所示。表1ft_rcell＝1ersenprogmeasureirefstandbyrwl8.31.44.94.9rcg0-7.88.64.94.9rcg1-7.85.250xdbiasrbl005.25vpp＝0.70rbl10vdp00当ft_rcell＝1时，校正参考存储单元子块10，此时主存储阵列(闪存阵列)的译码电路等被禁止，各操作仅对参考存储单元子块10有效。擦除(ersen)时，参考字线rwl接擦除正高压(7～9v，典型值8.3v)，第一参考控制栅线rcg0和第二参考控制栅线rcg1接擦除负高压(-7～-9v，典型值-7.8v)，第一参考位线rbl0和第二参考位线rbl1接地0v，参考存储单元产生隧穿效应，浮栅上的电子被带走，参考存储单元处于被擦除状态；编程(prog)时，参考字线rwl接电源电压vdd(1.2～1.6v，典型值1.4v)，第一参考控制栅线rcg0接擦除正高压(7～9v，典型值8.6v)且第二参考控制栅线rcg1接编程高压(4～6v，典型值5.25v)，第一参考位线rbl0接编程高压(4～6v，典型值5.25v)且第二参考位线rbl1接编程电压vdp，参考存储单元之第一存储位被编程，第一浮栅被注入电子，参考存储单元之第一存储位处于被编程状态，对该参考存储单元的第零存储位进行编程时，与对该参考存储单元的第一存储位进行编程时类似，但第一参考控制栅线rcg0与第二参考控制栅线rcg1所接电压低交换，第一参考位线rbl0与第二参考位线rbl1所接电压交换；测量参考存储单元参考电流(measureiref)时，参考字线rwl接读出高压(4～6v，典型值4.9v)，第一参考控制栅线rcg0接读出高压(4～6v，典型值4.9v)且第二参考控制栅线rcg1接地0v，第一参考位线rbl0(即rbl0j)接读出电压vpp(0.4～1v，典型值0.7v)且第二参考位线rbl1(即rbl1j)接地0v，参考存储单元之第零存储位的参考电流被读出，对该参考存储单元的第一存储位进行参考电流测量时，与对该参考存储单元的第零存储位进行参考电流测量类似，但第一参考控制栅线rcg0与第二参考控制栅线rcg1所接电压低交换，第一参考位线rbl0与第二参考位线rbl1所接电压交换；待机(standby)时，参考字线rwl接读出高压(4～6v，典型值4.9v)，第一参考控制栅线rcg0接读出高压(4～6v，典型值4.9v)且第二参考控制栅线rcg1接xdbias偏置电压(行译码产生的电压)，第一参考位线rbl0/第二参考位线rbl1接地0v。表2ft_rcell＝0ersenprogreadstandbyrwlvdd04.94.9rcg0004.94.9rcg1000xdbiasrbl0000.70rbl10000当ft_rcell＝0时，参考存储单元子块10用于产生读出主存储阵列(闪存阵列)的存储单元信息时所需的参考电流，主存储阵列擦除和编程动作对参考存储单元子块10不产生影响。擦除主存储阵列的存储单元(ersen)时，参考字线rwl接电源电压vdd，第一参考控制栅线rcg0、第二参考控制栅线rcg1、第一参考位线rbl0和第二参考位线rbl1接地0v；编程主存储阵列的存储单元(prog)时，参考字线rwl接、第一参考控制栅线rcg0、第二参考控制栅线rcg1、第一参考位线rbl0和第二参考位线rbl1接地0v；读出主存储阵列的存储单元(read)时，参考字线rwl接读出高压(4～6v，典型值4.9v)，第一参考控制栅线rcg0接读出高压(4～6v，典型值4.9v)且第二参考控制栅线rcg1接地0v，第一参考位线rbl0接读出电压vpp(0.4～1v，典型值0.7v)且第二参考位线rbl1接地0v，参考存储单元之第零存储位的参考电流被读出，该参考电流与被选中的存储单元的第零存储位的读出电流进行比较以得到对应存储位的信息，对该参考存储单元的第一存储位进行读出时，与对该参考存储单元的第零存储位进行参考电流读出类似，但第一参考控制栅线rcg0与第二参考控制栅线rcg1所接电压低交换，第一参考位线rbl0与第二参考位线rbl1所接电压交换；待机(standby)时，参考字线rwl接读出高压(4～6v，典型值4.9v)，第一参考控制栅线rcg0接读出高压(4～6v，典型值4.9v)且第二参考控制栅线rcg1接xdbias偏置电压，第一参考位线rbl0/第二参考位线rbl1接地0v。本发明单独使用4个存储单元当作参考存储单元，在存储器主阵列(mainarray)即多个存储单元子块20操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。这里需说明的是，本发明仅以四个存储单元子块和包含四个参考存储单元的参考单元子块进行说明，当然，在行/列方向上，均可以进行相应的扩展，本发明不以此为限。本发明一种前述闪存阵列的参考电流产生方法，通过包括4个参考存储单元refcj(斜线方框)(j＝0,1,2,3)的参考单元子块，产生各存储单元读出时的参考电流，于操作时，引入校正控制位ft_rcell控制参考单元子块的操作，具体地，当ft_rcell＝1时，校正参考存储单元子块，此时主存储阵列(闪存阵列)的译码电路等被禁止，各操作仅对参考存储单元子块10有效，当ft_rcell＝0时，参考存储单元子块用于产生读出主存储阵列(闪存阵列)的存储单元信息时所需的参考电流，主存储阵列(闪存阵列)擦除和编程动作对参考存储单元子块10不产生影响。综上所述，本发明一种闪存阵列及其参考电流产生方法通过单独使用四个存储单元当作参考存储单元，在存储器主阵列(mainarray)即多个存储单元子块操作时不会作用到参考单元，且参考单元能追踪存储单元的变化，从而提高灵敏放大器的速度和精度。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。当前第1页12