基准电流产生电路、非易失性存储器及基准电流产生方法与流程

文档序号:16684424发布日期:2019-01-19 00:48阅读:273来源:国知局
基准电流产生电路、非易失性存储器及基准电流产生方法与流程

本发明涉及非易失性存储器技术领域,特别是涉及基准电流产生电路、非易失性存储器及基准电流产生方法。



背景技术:

非易失性存储器通常依靠基准电流来区分存储器件的是值0(小于基准电流)还是值1(大于基准电流)。为了生成基准电流,许多非易失性存储器的设计将非易失性存储器的位单元作为基准单元。在现有技术中,非易失性存储器的基准电流产生方法有多种,但是随着编程擦除循环次数、时间、工艺不同、源电压和温度的变化等,目前的基准电流不能够完全补偿存储器件的电流变化,从而造成基准电流距离存储器件电流的检测裕度变小。



技术实现要素:

本发明的主要目的在于提供一种基准电流产生电路、非易失性存储器及基准电流产生方法,旨在使产生的基准电流可以完全补偿编程擦除循环次数、时间、工艺、电源电压和温度的变化带来的电流变化,保证最大的电流检测裕度。

为实现上述目的,本发明提供一种基准电流产生电路,所述基准电流产生电路包括相互并联的两个存储器件,以及分别与两个存储器件串联的两个选通开关,两个存储器件的另一端分别连接于编程com线和擦除com线;两个所述选通开关远离所述存储器件的一端连接于第一组场效应管;所述第一组场效应管中的第一场效应管的栅极和源极还连接有第二组场效应管中第二场效应管的栅极,所述第二组场效应管的源极连接于所述基准电流产生电路的输出端。

优选地,所述第一场效应管的漏极和所述第二场效应管的漏极均接地。

优选地,所述第一组场效应管包括m个并联的场效应管,所述第二组场效应管包括n个并联的场效应管。

优选地,所述电路还包括比较器,所述比较器的第一输入端连接于存储单元电流输出端,所述比较器的第二输入端连接于所述基准电路产生电路的输出端,所述比较器比较所述单元电流和所述基准电流并输出比较结果。

优选地,所述并联的两个存储器件以及连接于两者的选通开关构成一组存储器件,多组存储器件构成基准单元。

本发明还提供一种非易失性存储器,所述存储器包括存储单元以及如所述的基准电流产生电路,所述基准电流产生电路包括基准单元和连接于所述基准单元的第一组场效应管,所述基准单元与所述存储单元位于同一个n阱中。

优选地,所述基准单元中包括多组存储器件,其中一半的存储器件为已编程基准单元,另一半的存储器件为已擦除基准单元。

优选地,所述已编程基准单元的电流与已编程的存储单元电流保持匹配;所述已擦除基准单元的电流与已擦除的存储单元电流保持匹配。

本发明还提供一种基准电流产生方法,包括以下步骤:

当对非易失性存储器存储器件进行擦除操作时,将基准单元中的存储器件接通至擦除com线,同步擦除已编程基准单元,以得到擦除电流;

将基准单元中一半的存储器件的bl端接通高电平,对基准单元中一半的存储器件进行编程操作,以得到编程电流;

将编程电流和擦除电流经第一组场效应管和第二组场效应管镜像,以得到基准电流。

优选地,所述第一组场效应管包括m个并联的场效应管,所述第二组场效应管包括n个并联的场效应管。

本发明技术方案通过存储器件和选通开关接通编程com线和擦除com线,并将编程电流和擦除电流通过第一组场效应管和第二组场效应管镜像以得到基准电流,在非易失性存储器使用过程中,可根据编程和擦除循环次数、时间、工艺角、电源电压和温度等的变化,并根据影响程度相应调整第一组场效应管和第二组场效应管的个数,可以保证基准电流无论是距离编程电流还是擦除电流都有足够的电流裕度。

附图说明

图1为本发明基准电流产生电路的电路原理图;

图2为基准电流检测放大电路;

图3为本发明中基准单元和存储单元电路排列示意图;

图4为本发明中基准单元和存储单元电路排列剖面示意图;

图5为本发明基准电流产生方法流程示意图。

本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。

具体实施方式

应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。

下面结合附图对本发明进一步说明。

如图1所示,一种基准电流产生电路,所述基准电流产生电路包括相互并联的两个存储器件mref_program和mref_erase,以及分别与两个存储器件串联的两个选通开关q1和q2,两个存储器件mref_program和mref_erase的另一端分别连接于编程com线(commonline,公共线)com_ref_program和擦除com线com_ref_erase;两个所述选通开关q1和q2远离所述存储器件的一端连接于第一组场效应管;所述第一组场效应管中的第一场效应管m1的栅极和源极还连接有第二组场效应管中第二场效应管m2的栅极,所述第二组场效应管的源极连接于所述基准电流产生电路的输出端iref。

本发明技术方案通过存储器件和选通开关接通编程com线和擦除com线,并将编程电流和擦除电流通过第一组场效应管和第二组场效应管镜像以得到基准电流,在非易失性存储器使用过程中,可根据编程或擦除循环次数、时间、工艺角、电源电压和温度等的变化,并根据影响程度相应调整第一组场效应管和第二组场效应管的个数,可以保证基准电流无论是距离编程电流还是擦除电流都有足够的电流裕度。

在具体实施例中,所述第一场效应管m1的漏极和所述第二场效应管m2的漏极均接地。

优选地,所述第一组场效应管包括m个并联的场效应管,所述第二组场效应管包括n个并联的场效应管。具体地,m和n均为正整数,两者的数值可根据不同的非易失性存储器的使用场景由用户自行设定。

如图2所示,所述电路还包括比较器,所述比较器的第一输入端连接于存储单元电流输出端icell,所述比较器的第二输入端连接于所述基准电路产生电路的输出端iref,所述比较器比较所述单元电流和所述基准电流并输出比较结果vout。

具体地,如图1所示,存储单元电流输出端icell通过选通开关q3连接于存储单元的存储器件mcell,存储单元的存储器件mcell与基准单元的存储器件mref_erase并联,且存储单元的存储器件mcell连接于com线。具体地,存储单元的存储器件mcell的源极连接于com线,漏极连接于选通开关q3,栅极与基准单元的存储器件mref_erase的栅极连接,并连接至cgi(controlgatei,控制删i)线。选通开关q1、q2和q3的栅极相互连接,并连接至wli(wordlinei,字线i)。

优选地,所述并联的两个存储器件以及连接于两者的选通开关构成一组存储器件,多组存储器件构成基准单元。

本发明还提供一种非易失性存储器,如图3和图4所示,所述存储器包括存储单元以及如上所述的基准电流产生电路,所述基准电流产生电路包括基准单元和连接于所述基准单元的第一组场效应管,所述基准单元与所述存储单元位于同一个n阱中。基准单元同存储单元在同一个n阱之中,其电流特性可以保持同周围的存储单元的电流特性完全匹配。

如图2所示,非易失性存储器还包括检测放大电路,检测放大电路通过比较存储单元电流和基准单元电流的大小,判断存储单元是否编程。当存储单元电流大于基准单元电流时,是编程单元,输出为‘1’;当存储单元电流小于基准单元电流时,是擦除单元,输出为‘0’。

基准单元和存储单元电路排列关系如图3所示:虚线框中的是基准单元,基准单元中一半是已编程的基准单元,一半是已擦除的基准单元。虚线框外是存储单元。图4为基准单元和存储单元剖面图,基准单元与存储单元位于同一个n阱中。

优选地,所述基准单元中包括多组存储器件,其中一半的存储器件为已编程基准单元,另一半的存储器件为已擦除基准单元。

优选地,所述已编程基准单元的电流与已编程的存储单元电流保持匹配;所述已擦除基准单元的电流与已擦除的存储单元电流保持匹配。

如图5所示,本发明还提供一种非易失性存储器的基准电流产生方法,包括以下步骤:

当对非易失性存储器存储器件进行擦除操作时,将基准单元中的存储器件接通至擦除com线,同步擦除已编程基准单元,以得到擦除电流;

将基准单元中一半的存储器件的bl端接通高电平,对基准单元中一半的存储器件进行编程操作,以得到编程电流;

将编程电流和擦除电流经第一组场效应管和第二组场效应管镜像,以得到基准电流。

当每次对非易失性存储器进行擦除操作时,同时对基准单元中已编程的基准单元进行擦除操作,即如图1、图3中所示,com_ref_program端和com_ref_erase端也被同时选中加正高压,对基准单元进行擦除;然后再对基准单元的一半做编程操作,即如图1、图3中所示,编程时bl_ref_program加正高电压,bl_ref_erase加0v;从而保证基准单元和存储单元编程或擦除循环次数一致,以使基准单元的电流特性和存储单元电流特性匹配。

优选地,所述第一组场效应管包括m个并联的场效应管,所述第二组场效应管包括n个并联的场效应管。

基准电流是通过编程电流(即已编程的基准单元的电流)加上擦除电流(即已擦除的基准单元电流)之和,然后通过第一组场效应管和第二组场效应管电流镜像得到。具体通过下述等式进行计算:

其中,iref为基准电流,iref_program为编程电流,iref_erase为擦除电流。

应当理解的是,以上仅为本发明的优选实施例,不能因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1