记忆胞的制作方法

本发明涉及一种记忆胞，尤其涉及一种可改善漏电流状况的记忆胞。

背景技术：

在深次微米技术中，晶体管的漏电流(leakage)已成为一个非常关键且不可忽视的问题。特别是，在以晶体管所设计的记忆胞中，漏电流会造成其所储存的数据发生错误。因此，如何改善记忆胞的漏电流，是本领域技术人员所面临的重大课题之一。

技术实现要素：

有鉴于此，本发明提供一种可改善漏电流状况的记忆胞。

本发明的记忆胞包括第一晶体管、反相器以及第二晶体管。第一晶体管的第一端用以做为记忆胞的数据输入端。第一晶体管的控制端接收写入控制信号。第一晶体管的第二端耦接记忆节点。反相器的输入端耦接记忆节点。反相器的输出端用以做为记忆胞的数据输出端。第二晶体管的第一端耦接第一电压。第二晶体管的控制端耦接反相器的输出端。第二晶体管的第二端耦接记忆节点。第二晶体管的基体耦接第二电压，其中第二电压的电压值不等于第一电压的电压值，以降低第二晶体管的漏电流。

在本发明的一实施例中，上述的第二晶体管为p型金氧半场效晶体管，第一电压与第二电压为正电压，且第二电压的电压值高于第一电压的电压值。

在本发明的一实施例中，上述的第一晶体管为n型金氧半场效晶体管，且第一晶体管的基体耦接负电压。

在本发明的一实施例中，上述的第一晶体管为p型金氧半场效晶体管，且第一晶体管的基体耦接第二电压。

在本发明的一实施例中，上述的第二晶体管为n型金氧半场效晶体管，第一电压为接地电压，且第二电压为负电压。

在本发明的一实施例中，上述的第一晶体管为p型金氧半场效晶体管，且第一晶体管的基体耦接第三电压，其中第三电压为正电压，且第三电压的电压值高于记忆胞的数据输入端的电压值。

基于上述，在本发明实施例所提出的记忆胞中，通过增加记忆胞的晶体管的基体效应，以降低晶体管与记忆节点之间的漏电流，可有效防止记忆节点所储存的数据发生错误。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

下面的所附附图是本发明的说明书的一部分，示出了本发明的示例实施例，所附附图与说明书的描述一起说明本发明的原理。

图1是依照本发明一实施例所示出的记忆胞的电路架构示意图。

图2是依照本发明另一实施例所示出的记忆胞的电路架构示意图。

图3是依照本发明又一实施例所示出的记忆胞的电路架构示意图。

图4是依照本发明又一实施例所示出的记忆胞的电路架构示意图。

【符号说明】

100、200、300、400：记忆胞

120：反相器

cs：写入控制信号

e_in：数据输入端

e_out：数据输出端

mn1、mp1：第一晶体管

mp2、mn2：第二晶体管

sn：记忆节点

vn：负电压

vg、vp1：第一电压

vn2、vp2：第二电压

vp3：第三电压

具体实施方式

为了使本发明的内容可以被更容易明了，以下特举实施例做为本发明确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件，是代表相同或类似部件。

图1是依照本发明一实施例所示出的记忆胞的电路架构示意图。请参照图1，记忆胞100包括第一晶体管mn1、第二晶体管mp2以及反相器120。第一晶体管mn1的第一端用以做为记忆胞100的数据输入端e_in，第一晶体管mn1的控制端接收写入控制信号cs，且第一晶体管mn1的第二端耦接记忆节点sn。其中可通过写入控制信号cs导通第一晶体管mn1，以将数据输入端e_in的数据写入记忆节点sn，并在数据输入端e_in的数据写入记忆节点sn之后，关断第一晶体管mn1，以将数据储存在记忆节点sn。

反相器120的输入端耦接记忆节点sn。反相器120的输出端用以做为记忆胞100的数据输出端e_out。第二晶体管mp2的第一端耦接第一电压vp1。第二晶体管mp2的控制端耦接反相器120的输出端。第二晶体管mp2的第二端耦接记忆节点sn。第二晶体管mp2的基体耦接第二电压vp2。特别是，为了降低第二晶体管mp2的漏电流，第二电压vp2的电压值不等于第一电压vp1的电压值。

详细来说，在图1所示的实施例中，第二晶体管mp2为p型金氧半场效晶体管，第一电压vp1与第二电压vp2皆为正电压，且第二电压vp2的电压值高于第一电压vp1的电压值。如此一来，可增加第二晶体管mp2的基体效应，以降低自第二晶体管mp2流入记忆节点sn的漏电流，从而防止记忆节点sn所储存的数据发生错误。

举例来说，当记忆节点sn所储存的数据为逻辑低电平的数据时，反相器120的输出端为逻辑高电平，因此第二晶体管mp2为截止状态，故而记忆节点sn所储存的数据可保持在逻辑低电平。然而，若第二晶体管mp2于截止状态下的漏电流过大，将会导致记忆节点sn的电压逐渐上升，并最终通过反相器120而导通第二晶体管mp2，致使记忆节点sn所储存的数据成为逻辑高电平数据。因此，通过增加第二晶体管mp2的基体效应，以降低第二晶体管mp2流至记忆节点sn的漏电流，可有效防止记忆节点sn所储存的数据发生错误。

另外，在图1所示的实施例中，第一晶体管mn1为n型金氧半场效晶体管，且第一晶体管mn1的基体耦接负电压vn以增加第一晶体管mn1的基体效应，但本发明不限于此。可以理解的是，通过增加第一晶体管mn1的基体效应，以降低第一晶体管mn1与记忆节点sn之间的漏电流，也可有效防止记忆节点sn所储存的数据发生错误。

在本发明的一实施例中，反相器120可采用互补式金属氧化物半导体(complementarymetal-oxide-semiconductor，cmos)反相器来实现，但本发明不限于此。由于cmos反相器包括一个p型金氧半场效晶体管与一个n型金氧半场效晶体管，如此一来，图1所示的记忆胞100则可视为四晶体管式记忆胞(4tmemorycell)。

图2是依照本发明另一实施例所示出的记忆胞的电路架构示意图。请参照图2，记忆胞200包括第一晶体管mp1、第二晶体管mp2以及反相器120。图2的记忆胞200类似于图1的记忆胞100，两者的差异仅在于：图1的第一晶体管mn1为n型金氧半场效晶体管，且第一晶体管mn1的基体耦接负电压vn以降低第一晶体管mn1与记忆节点sn之间的漏电流；而图2的第一晶体管mp1为p型金氧半场效晶体管，且第一晶体管mp1的基体耦接第二电压vp2以降低第一晶体管mp1与记忆节点sn之间的漏电流。通过降低第一晶体管mp1与记忆节点sn之间的漏电流，可有效防止记忆节点sn所储存的数据发生错误。另外，关于图2的记忆胞200的其他实施细节及运作，可参考上述图1的相关说明，在此不再赘述。

图3是依照本发明又一实施例所示出的记忆胞的电路架构示意图。请参照图3，记忆胞300包括第一晶体管mn1、第二晶体管mn2以及反相器120。第一晶体管mn1的第一端用以做为记忆胞300的数据输入端e_in，第一晶体管mn1的控制端接收写入控制信号cs，且第一晶体管mn1的第二端耦接记忆节点sn。其中可通过写入控制信号cs导通第一晶体管mn1，以将数据输入端e_in的数据写入记忆节点sn，并在数据输入端e_in的数据写入记忆节点sn之后，关断第一晶体管mn1，以将数据储存在记忆节点sn。

反相器120的输入端耦接记忆节点sn。反相器120的输出端用以做为记忆胞300的数据输出端e_out。第二晶体管mn2的第一端耦接第一电压vg。第二晶体管mn2的控制端耦接反相器120的输出端。第二晶体管mn2的第二端耦接记忆节点sn。第二晶体管mn2的基体耦接第二电压vn2。特别是，为了降低第二晶体管mn2的漏电流，第二电压vn2的电压值不等于第一电压vg的电压值。

详细来说，在图3所示的实施例中，第二晶体管mn2为n型金氧半场效晶体管，第一电压vg为接地电压，且第二电压vn2为负电压。亦即第二电压vn2的电压值低于第一电压vg的电压值。如此一来，可增加第二晶体管mn2的基体效应，以降低自记忆节点sn流入第二晶体管mn2的漏电流，从而防止记忆节点sn所储存的数据发生错误。

举例来说，当记忆节点sn所储存的数据为逻辑高电平的数据时，反相器120的输出端为逻辑低电平，因此第二晶体管mn2为截止状态，故而记忆节点sn所储存的数据可保持在逻辑高电平。然而，若第二晶体管mn2于截止状态下的漏电流过大，将会导致记忆节点sn的电压逐渐降低，并最终通过反相器120而导通第二晶体管mn2，致使记忆节点sn所储存的数据成为逻辑低电平数据。因此，通过增加第二晶体管mn2的基体效应，以降低记忆节点sn流至第二晶体管mn2的漏电流，可有效防止记忆节点sn所储存的数据发生错误。

另外，在图3所示的实施例中，第一晶体管mn1为n型金氧半场效晶体管，且第一晶体管mn1的基体耦接第二电压vn2(为负电压)以增加第一晶体管mn1的基体效应，但本发明不限于此。可以理解的是，通过增加第一晶体管mn1的基体效应，以降低第一晶体管mn1与记忆节点sn之间的漏电流，也可有效防止记忆节点sn所储存的数据发生错误。

图4是依照本发明又一实施例所示出的记忆胞的电路架构示意图。请参照图4，记忆胞400包括第一晶体管mp1、第二晶体管mn2以及反相器120。图4的记忆胞400类似于图3的记忆胞300，两者的差异仅在于：图3的第一晶体管mn1为n型金氧半场效晶体管，且第一晶体管mn1的基体耦接第二电压vn2(为负电压)以增加第一晶体管mn1的基体效应；而图4的第一晶体管mp1为p型金氧半场效晶体管，且第一晶体管mp1的基体耦接第三电压vp3(为正电压)。特别是，第三电压vp3的电压值高于记忆胞400的数据输入端e_in的电压值，如此可增加第一晶体管mp1的基体效应，以降低第一晶体管mp1与记忆节点sn之间的漏电流，故可有效防止记忆节点sn所储存的数据发生错误。至于图4的记忆胞400的其他实施细节及运作，可参考上述图3的相关说明，在此不再赘述。

综上所述，在本发明实施例所提出的记忆胞中，通过增加记忆胞的晶体管的基体效应，以降低晶体管与记忆节点之间的漏电流，可有效防止记忆节点所储存的数据发生错误。除此之外，本发明实施例所提出的记忆胞实质上可视为一种四晶体管式记忆胞。由于四晶体管式记忆胞的电路架构简单且电路面积小，故可有效降低生产制造的风险及硬件成本。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。