一种用于amoled平板子像素的一位存储器电路的制作方法

本实用新型涉及一种电子电路，尤其涉及一种用于amoled平板子像素的一位存储器电路。

背景技术：

如图1所示是现有amoled子像素的一位存储器的基本电路，包括开关管M2，压控电流管M1，一个电荷存储电容和发光二极管。当开关管M2导通时，data线上的电压传递到电荷存储点；当M2关断时，进入电荷保持状态。

如图2所示是上述现有amoled子像素的一位存储器的基本电路的工作波形图。由图2可知，为了保持电荷存储电容上的电压，需要不断的进行刷新，例如在扫描线上施加信号scan1后很短时间内又需要施加信号scan2。这是因为，在现有的电路，因为器件的漏电特性，没法长期保持电荷存储电容上的电压，随时间的推移，电荷存储电容上电荷会漏光。所以需要不停的刷新，而刷新过程是非常耗电的过程。对于移动设备来说，不利于续航的持久。

技术实现要素：

实用新型目的：针对以上问题，本实用新型提出一种用于amoled平板子像素的一位存储器电路，以在画面不变的情况下，降低系统功耗。

技术方案：为实现上述设计目的，本实用新型提出的用于amoled平板子像素的一位存储器电路包括第一MOS管、第二MOS管、电容、发光二极管和辅助锁存电路；第二MOS管的栅极和除栅极以外的第一端分别连接至扫描线和数据线，除栅极以外的第二端经由电荷存储点连接至第一MOS管的栅极；第一MOS管的除栅极以外的第一端和第二端分别连接至第一电源端和发光二极管的第一端；发光二极管的第二端连接至第二电源端；电容的两端分别与电荷存储点和第一电源端相连；辅助锁存电路接收锁存信号并连接至电荷存储点，且与第一MOS管和发光二极管构成锁存器，用于对电容上存储的电压进行锁存。

进一步地，所述辅助锁存电路包括第四MOS管和第五MOS管；第四MOS管的栅极连接至发光二极管的第一端，第四MOS管的除栅极以外的第一端和第二端分别连接至第一电源端和电荷存储点；第五MOS管的栅极接收锁存信号，除栅极以外的第一端和第二端分别连接至电荷存储点和第二电源端。

进一步地，，还包括控制开关，所述辅助锁存电路经由所述控制开关连接至电荷存储点；所述控制开关被控制为在高画质模式下截止且在低画质模式下导通。

进一步地，所述控制开关包括第三MOS管，所述所述辅助锁存电路包括第四MOS 管和第五MOS管；其中，第四MOS管的除栅极以外的第二端和第五MOS管的除栅极以外的第一端连接形成桥臂；第三MOS管的除栅极以外的第一端和第二端分别连接至所述电荷存储点和所述桥臂的中点；第四MOS管的栅极连接至发光二极管的第一端，第四MOS管的除栅极以外的第一端连接至第一电源端；第三MOS管的栅极连接至第五 MOS管的栅极且连接至第五MOS管的除栅极以外的第二端；第五MOS管的栅极接收锁存信号。

进一步地，所述控制开关包括第三MOS管，所述所述辅助锁存电路包括第四MOS 管和第五MOS管；其中，第四MOS管的除栅极以外的第二端和第五MOS管的除栅极以外的第一端连接形成桥臂；第三MOS管的除栅极以外的第一端和第二端分别连接至所述电荷存储点和所述桥臂的中点；第四MOS管的栅极连接至发光二极管的第一端，第四MOS管的除栅极以外的第一端连接至第一电源端；第三MOS管的栅极连接至第五 MOS管的栅极；第五MOS管的除栅极以外的第二端连接至第二电源端；第五MOS管的栅极接收锁存信号。

进一步地，所述控制开关包括第三MOS管，所述所述辅助锁存电路包括第四MOS 管和第五MOS管；其中，第四MOS管的除栅极以外的第二端和第五MOS管的除栅极以外的第一端连接形成桥臂；第三MOS管的除栅极以外的第一端和第二端分别连接至所述电荷存储点和所述桥臂的中点；第四MOS管的栅极连接至发光二极管的第一端，第四MOS管的除栅极以外的第一端连接至第一电源端；第三MOS管的栅极连接至第五 MOS管的除栅极以外的第二端；第五MOS管的栅极连接至第二电源端；第五MOS管的除栅极以外的第二端接收锁存信号。

有益效果：相对于现有技术，本实用新型具有以下优点：

1、使amoled像素电路能够工作在两种状态，即高画质状态和低画质(例如，8colors 画面)状态。

2、当工作在低功耗状态且画面保持不变时，可以大幅降低系统功耗提升系统续航时间。

3、结构简单，最大限度地利用了现有电路中的元件来实现锁存功能，从而减少了所需额外元件的数目，有利于电路的集成化应用。

附图说明

图1是现有用于amoled平板子像素的一位存储器电路的电路图；

图2是现有用于amoled平板子像素的一位存储器电路的工作波形图；

图3是本实用新型的包含控制开关的一位存储器电路的示意图，其中所用的MOS 管均为PMOS；

图4(a)至图4(c)是图3中包含控制开关的一位存储器电路的不同具体实施例，其中所用的MOS管均为PMOS。

图5为本实用新型的不包含控制开关的一位存储器电路的示意图，其中所用的MOS 管均为PMOS；

图6(a)至图6(c)是本实用新型的包含控制开关的一位存储器电路的不同具体实施例，其中所用的MOS管均为NMOS。

图7为本实用新型的不包含控制开关的一位存储器电路的示意图，其中所用的MOS 管均为NMOS。

具体实施方式

下面结合附图和实施例对本实用新型的技术方案作进一步的说明。

如图3所示，本实用新型的用于amoled平板子像素的一位存储器电路包括压控电流管M1、开关管M2、辅助锁存电路、控制开关、电荷存储电容和发光二极管。其中，压控电流管M1和开关管M2均为PMOS管。开关管M2的栅极和除栅极以外的第一端分别连接至扫描线scan和数据线data，开关管M2的除栅极以外的第二端经由电荷存储点连接至压控电流管M1的栅极。压控电流管M1的除栅极以外的第一端和第二端分别连接至ELVDD端(即电源高电平端)和发光二极管的正极。发光二极管的负极连接至 ELVSS端(即电源低电平端或接地端)。电荷存储电容的两端分别与电荷存储点和 ELVDD端相连。其中，辅助锁存电路设于开关管M2和电荷存储电容之间，且经由控制开关连接至电荷存储点N。辅助锁存电路接收锁存信号latch，且和压控电流管M1以及发光二极管一起构成锁存器，用于对电荷存储电容上的电压进行锁存。通过这种方式，最大限度地利用了现有电路中的元件实现了锁存功能，减少了所需额外元件的数目，非常有利于电路的集成化应用。

图4(a)至4(c)中的三种不同实施例对应上述辅助锁存电路和控制开关的三种不同的实现方式。

在图4(a)中，控制开关由开关管M3实现，辅助锁存电路由MOS管M4和M5 实现。其中，M4的除栅极以外的第二端和M5的除栅极以外的第一端顺序连接形成桥臂，M3的除栅极以外的第一端和第二端分别连接至电荷存储点和桥臂的中点。M4的栅极连接至发光二极管的第一端，M4的除栅极以外的第一端连接至ELVDD端。M3的栅极连接至M5的栅极且连接至M5的除栅极以外的第二端。锁存信号latch由M5的栅极接收。

图4(b)与图4(a)的不同之处在于，M5的除栅极以外的第二端并没有与M3的栅极相连，而是连接至ELVSS端。

图4(c)与图4(a)的不同之处在于，M5的栅极并没有与M3的栅极相连，而是连接至ELVSS端。锁存信号由M5的除栅极以外的第二端接收。

图4(a)至4(c)中，M3至M5均为PMOS晶体管。

虽然图4(a)至4(c)中的三种连接方式具体的形式不同，但其本质是一样的，即，辅助锁存电路中桥臂的上半部分(即M4)形成压控上拉电路，下半部分(即M5) 为以二极管方式连接的MOS管(栅极和除栅极以外的第二端短接)。当控制开关M3导通时，若锁存信号latch为低电平(即latch＝ELVSS)，表示电路进入锁存状态。此时， M5的一端接地(ELVSS)，当电荷存储点N为高电平时，压控电流管M1截止(turn off)， M1的除栅极以外的第二端的电位被发光二极管下拉到ELVSS，此时M4导通(turn on)， M5等效为大电阻，电荷存储点维持高电平(即逻辑“1”)；当电荷存储点N为低电平时，压控电流管M1导通，M1的除栅极以外的第二端的电位将被拉高，此时M4截止， M5把电荷存储点N的电位拉低，保持低电平(即逻辑“0”)。

这样一来，本实用新型的一位存储器电路就有了锁定状态的功能，只要不掉电，状态就会保持，可以锁存逻辑“0”和“1”。因此，三个子像素RGB排列组合下来，可以保持8种颜色(当然，无法保存中间灰阶)。此外，控制开关的引入使得显示器可以工作在高画质状态和低画质(例如，8colors画面)状态。高画质状态时控制开关M3截止，而在低功耗状态时控制开关M3导通。在低画质状态下且需要保持画面不变时，由于电路具有锁存功能，因而无需对像素电路中的电荷存储电容进行频繁刷新，从而大幅降低系统功耗从而提升系统续航时间。

在其他实施方式中，也可以去掉控制开关M3，直接使辅助锁存电路与电荷存储电容相连，即拿掉M3，并使M3原有的除栅极以外的第一端和第二端处的节点在电荷存储点短接，锁存信号由M5的栅极接收，如图5所示。这时电路只能工作在8colors模式，适合低功耗要求高，画质要求低的应用，该模式下，驱动芯片也可以简化，驱动级基本可以实现没有直流功耗，适合智能手表，儿童手表等移动应用系统。

此外，虽然上述各种实施例中采用的MOS管均为PMOS，但本实用新型的用于 amoled平板子像素的一位存储器电路也可以全部采用NMOS来实现，对应的电路图分别如图6(a)至6(c)以及图7所示。以图6(a)为例说明全部采用NMOS管时的以为存储器电路的工作原理：控制开关M3导通时，若锁存信号latch为高电平(即 latch＝ELVDD)，表示电路进入锁存状态。此时，M5的一端接高电平端(ELVDD)，当电荷存储点N为低电平时，压控电流管M1截止(turn off)，M1的除栅极以外的第二端电位被发光二极管上拉到ELVDD，此时M4导通(turn on)，M5等效为大电阻，电荷存储点维持低电平(即逻辑“0”)；当电荷存储点N为高电平时，压控电流管M1导通，M1的除栅极以外的第二端电位将被拉低，此时M4截止，M5把电荷存储点N的电位拉高，保持高电平(即逻辑“1”)。