一种使用存储器的模式寄存器命令编程反熔丝的方法与流程

本发明涉及动态随机存储器的技术领域，特别是涉及一种使用存储器的模式寄存器命令编程反熔丝的方法，属于存储器内部的反熔丝编程。

背景技术：

反熔丝在当前集成电路中广泛运用，可以选择性地将器件从电路的其他部分连接，以及提供逻辑操作。反熔丝在未熔断时是不导电的，而在熔断后变为电阻很小的导体，从而形成电连接，允许原本电学隔离的两个器件进行电学连接。

半导体存储器（如动态随机存取存储器dram）中的单个存储单元功能不正常，则可认为该存储器存在缺陷。然而，如果有相对较少的存储单元出现故障，将整个存储器视为有缺陷可能是不合理的。因此，可以在存储器中包含一个或多个冗余存储单元。冗余存储器单元可在功能上取代有缺陷的存储器单元，使得存储器可被视为不存在缺陷，从而提高存储器的良率。

使用冗余存储器单元的修复过程可以通过交换相应的地址来用冗余存储器单元替换有缺陷的存储器单元。例如，如果在晶圆加工后的测试中检测到一个有缺陷的存储单元，则可以将该有缺陷存储单元的对应地址转换为冗余存储单元的地址。因此，发送到有缺陷的存储器单元的地址信号可以被转移到冗余存储器单元。通常，可以使用反熔丝电路来执行上述修复过程。

另外反熔丝电路还可以用来调整动态随机存储器dram（或者其它电路）电路的逻辑选项，如模拟电压和交流时序的调整等。

技术实现要素：

本发明主要解决的技术问题是提供一种使用存储器的模式寄存器命令编程反熔丝的方法，通过接受某一模式寄存器命令，使编程电压加到一个或多个需要熔断的反熔丝上一定量的时间，如果这个一定量的时间小于需要熔断的熔丝所需的一定量的时间，还可以发出时钟停止命令提供额外的时间将编程电压加到一个或多个需要熔断的反熔丝，熔断步骤完成之后，进一步验证一个或多个熔丝是否成功熔断，并将验证结果输出到外部焊盘，便于观察。

为解决上述技术问题，本发明采用的一个技术方案是：提供了一种使用存储器的模式寄存器命令编程反熔丝的方法，包括接收某一模式寄存器命令，其中某一模式寄存器命令进入反熔丝编程命令界面接口，向反熔丝编程命令接口接收一个或多个反熔丝命令；将反熔丝命令作为接收到的一个或多个反熔丝命令的功能，最后熔断存储器的一个或多个反熔丝。

在本发明一个较佳实施例中，所述的熔断时选择一个模式寄存器命令，编程电压被应用到熔断的一个或多个反熔丝。

在本发明一个较佳实施例中，所述的选择一个模式寄存器的命令时，编程电压加到一个或多个需要熔断的反熔丝上一定量的时间，如果这个一定量的时间小于需要熔断的熔丝所需的一定量的时间，发出时钟停止命令提供额外的时间将编程电压加到一个或多个需要熔断的反熔丝。

在本发明一个较佳实施例中，所述的反熔丝熔断之后，验证需要熔断的一个或多个反熔丝是否成功熔断。

在本发明一个较佳实施例中，所述的验证反熔丝是否成功熔断的方法，包括以下步骤：

a、驱动某一电流通过熔断后的一个或多个反熔丝，产生实测的熔丝电流；

b、产生参考电流，其中参考电流是预定义的，以匹配理想的熔丝电流；

c、通过比较实测熔丝电流和理想熔丝电流，验证一个或多个熔丝的是否成功熔断。

在本发明一个较佳实施例中，使用电压比较器将实测熔丝电流和理想熔丝电流转换为电压差，并将电压差输出到外部焊盘或者设备，以验证一个或多个反熔丝是否正确熔断。

在本发明一个较佳实施例中，所述的存储器采用半导体存储器，存储器的核心由多个存储块组成。

本发明的有益效果是：本发明的使用存储器的模式寄存器命令编程反熔丝的方法，通过接受某一模式寄存器命令，使编程电压加到一个或多个需要熔断的反熔丝上一定量的时间，如果这个一定量的时间小于需要熔断的熔丝所需的一定量的时间，还可以发出时钟停止命令提供额外的时间将编程电压加到一个或多个需要熔断的反熔丝，熔断步骤完成之后，进一步验证一个或多个熔丝是否成功熔断，并将验证结果输出到外部焊盘，便于观察。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1展示了本申请具有存储子块的存储器的实施例；

图2展示了本发明存储器的数据通路；

图3展示了一个表，其中列出了本公开的存储器的命令引脚；

图4展示了本申请的存储器的时钟信号和命令信号的图形；

图5展示了本申请的存储器的时钟和数据信号的图形；

图6展示了反熔丝的编程电路图；

图7展示了本申请的存储器的测试寄存器编程的框图；

图8展示了一个框图，用于确定反熔丝是否熔断。

具体实施方式

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例包括：

一种使用存储器的模式寄存器（mr）命令编程反熔丝的方法，包括接收某一模式寄存器命令，其中某一模式寄存器命令进入反熔丝编程命令界面接口，向反熔丝编程命令接口接收一个或多个反熔丝命令；将反熔丝命令作为接收到的一个或多个反熔丝命令的功能，最后熔断存储器的一个或多个反熔丝。

所述的熔断时选择一个模式寄存器命令，编程电压被应用到熔断的一个或多个反熔丝。其中，所述的选择一个模式寄存器的命令时，编程电压加到一个或多个需要熔断的反熔丝上一定量的时间，如果这个一定量的时间小于需要熔断的熔丝所需的一定量的时间，发出时钟停止命令提供额外的时间将编程电压加到一个或多个需要熔断的反熔丝。

最后，所述的反熔丝熔断之后，验证需要熔断的一个或多个反熔丝是否成功熔断。

上述中，所述的验证反熔丝是否成功熔断的方法，包括以下步骤：

a、驱动某一电流通过熔断后的一个或多个反熔丝，产生实测的熔丝电流；

b、产生参考电流，其中参考电流是预定义的，以匹配理想的熔丝电流；

c、通过比较实测熔丝电流和理想熔丝电流，验证一个或多个熔丝的是否成功熔断。

进一步的，使用电压比较器将实测熔丝电流和理想熔丝电流转换为电压差，并将电压差输出到外部焊盘或者设备，以验证一个或多个反熔丝是否正确熔断。

本实施例中，所述的存储器采用半导体存储器，如dram（动态随机存储器），具有多个存储块的区域。这些存储块的区域可以称为存储核心。一个典型的dram可以包含八个或更多的存储块，例如块0、块1等。存储器的核心由多个存储块组成，例如存储器的核心由8个或8个以上的存储块组成。每个所述的存储块包括位线、字线、存储单元、位线检测放大器、局部和全局行解码器、列解码器等。其中，每个存储块都可以响应对该存储块的数据读/写命令。

图1展示了本发明具有存储子块的存储器框图。本发明的存储器包括一个命令块10，存储核心12，dq(输入/输出)14，数据读写通道22和24。命令块10包含命令和地址的输入。存储核心12包括8个储存块：存储块0,1,2,3,4,5,6,7。每个存储块分为上半子块和下半子块。0-7存储块按4x4阵列排列。0-7存储块的上半子块布置在4x4阵列的上半部分，即阵列的第1行和第2行。0-7存储块的下半子块布置在4x4阵列的下半部分，即阵列的第3行和第4行。数据读写通道通道22在4x4阵列的第1行和第2行之间布线，连接存储块0-7的上半个子块到dq块14。数据读写通道通道24在4x4阵列的第3行和第4行之间布线，连接到存储块0-7的下半个子块到dq块14。

图2展示了本发明的存储器的数据路径。命令块10包括命令和地址块160、行地址选择器162、块控制逻辑164、列地址计数器和锁存块166、模式寄存器168、测试模式寄存器（tmrs）170和第二测试模式寄存器（第二tmrs）172。关于数据的命令和地址可以输入到命令和地址块160。数据的地址被传输到存储核心12，通过行地址选择器162、块控制逻辑164和列地址计数器/锁存器166从存储核心12检索或写入数据。行地址选择器162、块控制逻辑164和列地址计数器/锁存器166可以通过激活其中一个存储块0-8来存储数据或从中读取数据，从而对存储核心12进行操作。

一旦命令块10激活了存储核心12，就可以从存储核心12读取数据到dq块14。或者根据命令块10是否接收到读命令或写命令，决定从dq块14读取数据或者写入数据到存储核心12。命令和地址块160也可以用来写命令到模式寄存器168、tmrs170和第二tmr172。测试模式寄存器可以与常规模式寄存器相同，除了tmr是用模式寄存器9（mr9）使能的。mr9在jedec给出的lpddr3规格的文件jesd209-3c中定义和讨论。mr9可以通过预定义的op代码使用，使得tmrs成为可用。在每一种tmrs模式中，可以使用操作代码（op）写入额外的寄存器，例如op0到op7，以解码和使能更多的测试模式。

图3展示了一个表，列出了用于本存储器的模式寄存器读写命令的管脚。单数据速率（sdr）命令引脚ck_t(n-1)、ck_t(n)、cs_n，双数据速率（ddr）命令引脚ca0-ca9基于时钟沿和在这些命令引脚上检测到的电压值，分配到特定的模式寄存器。

在命令引脚上检测到的电压值可以被存储到存储器的模式寄存器，它控制存储器的各种操作模式。例如，模式寄存器可用于改写列访问选通（cas）延迟、寻址模式、突发长度、测试模式、延迟锁相环（dll）复位以及各种供应商的特定选项，使得ddrsdram能够用于各种应用程序。模式寄存器的默认值可能没有被定义。因此在上电后，可以使用命令引脚写入模式寄存器来得到合适的ddrsdram操作。

完成对模式寄存器的写操作通常需要两个时钟周期。在运行过程中，只要所有存储块都处于空闲状态，就可以使用相同的命令和时钟周期更改模式寄存器的内容。模式寄存器根据功能分为不同的区域。还有一些模式允许反熔丝的编程，测试冗余元件，临时的模拟电压和交流时序调整等。

通过测试模式寄存器(tmr/tmrs)可以访问特定的测试模式。模式寄存器命令集在时钟信号ck的上升沿寄存ma[7:0]位，然后在时钟信号ck的下降沿寄存op[7:0]位。特定模式寄存器命令可用于进入测试模式寄存器命令集，以便写入到测试模式寄存器。tmrs的模式地址（ma）空间只有在通过模式寄存器命令进入测试模式后才可用。因为测试模式有自己独特的模式地址空间，正常模式寄存器写（mrw）和模式寄存器读（mrr）模式仍然可用。

所有模式寄存器设置都可以保持直到清除为止。这允许测试模式的叠加。实际上可以有两测试寄存器。第一测试寄存器由ma[7:0]+op[7]生成，即tmr模式。第二测试寄存器由tmr+op[7:0]组合来编程。第二可编程寄存器只能通过复位命令cmd_rst来复位，或者单独的tmr[n]模式来复位特定的测试模式。退出测试模式可能无法清除第二寄存器。一旦进入测试模式，mrw地址将被扩展到从mr128开始。因此，tmr[0]=mr[128]，tmr[1]=mr[129]，以此类推即tmr[x]=mr。

图4展示了发出mrw命令之后，接收有效操作代码的时序图。时序图演示了第一和第二测试模式寄存器设置。注意，tmr[x]信号保持不变直到相关的op[7]为低。切换tmr信号的高低是用来锁存op[6:0]位，以编程第二测试寄存器。op_i[6:0]是由op[6:0]生成的。还有一个限制在于背靠背的发出mrw命令(没有显示在时间图中)，mrw命令之间的时钟周期数是10个时钟周期。

图5展示了一个时序图，其中一个时钟信号可以使用mr命令停止，以便为反熔丝熔断留出时间。32位的dq信号是通过i/o块读写的。ck_t信号作为一个时钟信号，可以在不同的存储器中使用。为了熔断一个反熔丝，测试寄存器tmr[0]和指定的操作码可以用来使能熔丝的选择和编程模式。熔丝有四个区域，包括行、列、熔丝标识符（id）和tmr熔丝。

通过发出一个激活命令和指定的行地址可以来选择行熔丝。通过指定的列地址，发出写命令来选择列熔丝。tmr[1]用于锁存熔丝id、op[6:0]用于解码反熔丝的地址。使用tmr[2]来锁存op[6:0]解码的tmr反熔丝地址。

图6展示了反熔丝的编程电路图。反熔丝的电路包括p通道金属氧化物半导体晶体管(pmos)p1、p2、p3，n通道金属氧化物半导体晶体管(nmos)n1、n2、n3，反熔丝21，反相器20。

其中反熔丝21的一端接地，另一端接cgnd。这里把电源电压vdd定义为逻辑高或者逻辑1，接地电压vss定义为逻辑低或者逻辑0。非编程状态时，cgnd通常设置为接地电位，fpb为逻辑高，pmosp3关断。上电过程中，上电信号pwrup1和isof电压保持为逻辑低，pmosp1导通，nmosn1被关断，nmosn2被关断，node2被充电到高，再经过反相器20，最终反熔丝编程电路的输出fout为逻辑低。上电结束后，进入正常工作状态，pwrup1变为逻辑高，isof电压变为逻辑高，nmosn1打开，根据反熔丝的状态决定输出电压fout。如果反熔丝没有被编程或者没有成功编程，反熔丝的电阻非常大，几乎相当于断路，node2保持为逻辑高，输出fout为逻辑低；如果反熔丝已经被成功编程过了，反熔丝的电阻很小，所以node1与地之间存在一条通路，node2电压被下拉到地，fout的输出为逻辑高。另外pmosp2，nmosn3和反相器20形成锁存器，确保fout一直有驱动能力。

在反熔丝的编程过程中，isof一直保持为逻辑低，nmosn1关断。cgnd线被加至编程电压，例如一个比电源更高的电压。在本公开的一个实施例中，在编程脉冲产生之前，可以使能一个芯片上的电荷泵来使cgnd达到大约6v的编程电压(或任何其他需要的编程电压)。通过反熔丝地址启用和解码模式选择要编程的反熔丝是唯一的,对应唯一的编程使能信号fpb。当该反熔丝需要编程的时候，fpb会产生一个低脉冲，将电荷泵产生的高电压cgnd通过pmosp3加到反熔丝的一端，对反熔丝进行编程。

编程脉冲是通过发出写命令而产生的。通过在wl+bl/2之后停止内部时钟信号cki(保持ck低)2个时钟周期，或者在wl+bl/2之后时钟使能信号cke低1个时钟来发出时钟停止命令来扩展内部列地址选择(和写入脉冲)。其中wl为写入延迟，bl为突发长度。wl取决于工作频率。此外，根据存储配置模式bl是可以编程的。例如，第3代的低功耗双数据速率同步dram（lpddr3）的存储配置模式，bl为8个时钟周期，或在第2代的低功耗双数据速率同步dram（lpddr2）中可编程为4、8或16个时钟周期。在列熔丝编程的情况下，选择写命令和编程列熔丝是同时的。发出读命令以通过一个或多个dq块读取已编程的熔丝状态。当cke信号升高时，时钟停止模式退出，内部时钟信号cki可以恢复。当cke信号变低时，内部写使能（we）和cas可以被扩展，这允许熔丝编程周期被改为预定义的时间或时钟周期。

tmr测试模式允许行和列冗余预测试。tmr[5]测试模式可以禁用任何已编程的冗余行或列。tmr[6]测试模式可以禁用编程的tmr寄存器并返回它的原始预编程状态。

图7展示了本公开的存储器的测试寄存器编程的框图。可以通过存储器的外部引脚输入模式寄存器命令，进入测试模式并存储在模式寄存器中。一旦进入测试模式，所有的第一测试模式寄存器都可以使用，这里所有的测试模式寄存器信号可以表示为tmr<0:k>。

在一个实施例中，可以有48个tmr即tmr<0:47>，其中k=47。注意对于ma<0:7>和op<0:7>，最多可能有65,536个信号。测试模式下的mr命令生成tmr<0:k>和op_i<0:7>。当op_i<7>处于逻辑高状态时，它会使tmr<j>有效并处于逻辑高状态。当op_i<7>处于逻辑低状态时，会使tmr<j>有效并处于逻辑低状态。op_i<0:6>测试选项总线用于写入第二tmr，其输出为tqj和tqbj，其中tq为真数据，tqb为反相后的互补数据。在大多数情况下，只使用真数据位tq。在物理上可以有k+1个tmr行和8个op_i行。附加一个或多个反熔丝，可用于取消任何之前编程过的反熔丝或一组反熔丝。之前已经编程的产品特性、配置、冗余元件，和/或芯片上的直流和交流参数，也可以取消或禁用。一组新的功能，配置，冗余元件和/或参数可以重新编程。一个或多个取消反熔丝位可以被熔断来产生任意的取消或禁用信号。

测试模式寄存器210和二级测试模式寄存器212可用于来回、实时或永久更改存储器配置和选项。实时调整或永久改变内部时序和模拟电压。实时调整或永久改变自刷新时间和芯片温度传感器。进行有效的应力测试和晶圆级老化。进行冗余元件预测试；编程熔丝id和从指定的dq引脚读出；在晶圆片和封装级编程冗余元件用于存储修复。使用指定的dq引脚监控关键的内部信号。生成片上数据样式和数据测试压缩；并提供其他有用的存储器的编程选项。

图8展示了一个框图，用于确定反熔丝是否熔断。为了确定反熔丝是否正确地熔断，电流流过测试中的反熔丝(aut)，电流检测放大器220通过aut检测电流。如果isense非常大(或接近无穷大)，aut就在测试过程中正确地熔断了反熔丝。如果isense很小(或为零)，aut就没有熔断好。但是，为了加速对这些情况的检测，提供了一个电流参考222到电流检测放大器220与isense比较。isense和iref的差异输入到电压放大器224提供数字信号输出。电压放大器224可向存储器的外部焊盘提供高电压状态（逻辑高输出）或低电压状态（逻辑低输出），以确认aut是否熔断好。例如，在外部焊盘的逻辑低输出可能意味着反熔丝正确熔断，而在外部焊盘的逻辑高输出可能意味着反熔丝没有正确熔断。

虽然本申请已经对某些实施例进行了描述，但需要理解的是，本申请并不局限于这些实施例。相反，本公开应被理解和解释在其最广泛的意义，正如权利要求所反映的。因此，这些权利要求应该理解为不仅包括在这里描述的设备、方法和系统，所有其他的和进一步的改变和修改，对于在这方面有普通技能的人而言，都是显而易见的。

综上所述，本发明的使用存储器的模式寄存器命令编程反熔丝的方法，通过接受某一模式寄存器命令，使编程电压加到一个或多个需要熔断的反熔丝上一定量的时间，如果这个一定量的时间小于需要熔断的熔丝所需的一定量的时间，还可以发出时钟停止命令提供额外的时间将编程电压加到一个或多个需要熔断的反熔丝，熔断步骤完成之后，进一步验证一个或多个熔丝是否成功熔断，并将验证结果输出到外部焊盘，便于观察。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。