同步信号检测电路的制作方法

专利名称:同步信号检测电路的制作方法
概括地说，本发明涉及同步信号检测电路，具体地说，涉及一种用于由磁盘复制的数字数据的同步信号检测电路。
现已研制出一种20英寸小号软磁盘，它可作为一种供电子静物摄象机用的软盘。
当今的一种录象软磁盘的标准结构如图1所示。图1是这种标准的录象软磁盘的一个顶视图。
在图1中，标号1综合地表示这种录象软盘，而标号2表示其中的一个磁盘。磁盘2直径为47mm，厚度为40μm，并在其中央装有连接磁盘驱动装置(未示出)主轴的磁芯(center core)3。磁芯3还装有一个磁块部件4，当磁盘放置时，该磁块用于呈现磁盘的一个基准角度位置。
标号5表示磁盘2的一个容纳封套。封套5的尺寸为60×54×3.6mm，并可使磁盘2装入其内旋转。封套5包括一个中央开口5A，以便将磁芯3和磁块件4暴露到外面。封套5还备有另一开口5B，-当录制和/或重放时，磁头(未示出)通过它同磁盘2接触。当录象软盘1不用时，则通过一个可滑动防尘板6关闭开口5B。标号7表示一个爪件，以避免无意的或者说错误的录制。当录制被禁止时，爪件7被除去。
在录制方式时，在磁盘2上可形成的50道同心磁迹，最外圈磁迹表示第一道，最内圈磁迹表示第50道。每道磁迹的宽度为60μm，而两道之间的每个保护带的宽度为40μm。
在用电子静物摄象机拍照时，磁盘2以3600转/分的速度(场频率)旋转，一场的视频信号作为一幅静止图象记录在一道磁迹上。在此情况下，要录制的彩色视频信号具有图2所示的频率分布。
参见图2，亮度信号Sy被调频成调频信号(FM信号)Sf，其中FM信号Sf的同步孔屑(Chip)电平是6MHz，其白色峰值电平为7.5MHz。形成的一行连续的彩色信号Sc包括一个被色差信号R-Y所调频的信号Sr(其中心频率是1.2MHz)和一个被色差信号B-Y所调频的信号Sb(其中心频率为1.3MHz)。由调频色度信号Sc和调频亮度信号Sf相加所得到的信号Sa被记录在磁盘2上。
如上所述，图1所示的录象软磁盘1具有作为记录彩色电视信号记录媒体所需的合适尺寸和特性。
此外，这种录象软盘1也被建议用作为记录数字数据的记录媒体。
图3A至图3D分别用图说明了前面提出的用于当数字数据记录在录象软盘1上或由软盘1重放时的实际格式(physical format)。
在图3A和3B中，标记字母TRCK表示以数字数据记录格式，在磁盘2上形成的任一道磁迹。该磁迹TRCK包括一个空白区，即2°间隔GAP2，一个索引区，即在磁迹TRCK的长度方向上的2°间隔INDX，和89°的四个等分间隔-以磁块4的位置为基准。这四个间隔的第一个称为一个扇区SECT。紧接着磁块4的扇区SECT依次分别称为第1号(＃1)，第2号(＃2)和第3号(＃3)扇区。当在录象软盘和主计算机(未示出)之间交换数据时，则数据以一个扇区SECT为单位交换。此外，索引间隔INDX大约对应于3帧(数据)间隔FRAM，这将在后面说明。在此情况下，表征一个数字信号的Tmax指示信号(两次变迁间的最大长度)“1000”被重复地记录在整个索引间隔INDX内。
如图3C所示，每个扇区SECT的起始端均提供了作为空白间隔的2°间隔GAPI，它用于为读写操作准备边沿部分。扇区SECT的其余部分被等分为131段，44个通道字节数据被记录于其上和/或从其上重现出。一个通道字节是由后面将提到的一种予定转换所形成的一种信号单元，并对应于源数据的一个字节，而在八→十转换中对应于10比特。这样等分的头两个间隔被设为前同步节PRAM。在该前同步节PRAM中，有重复地提供的信号“0101010101”，对应于(例如)源数据的OOH(H是十六进制记数法)并用于重放方式时的PLL(锁相环)电路的锁定操作。
此外，继前同步节PRAM之后的128比特间隔称为帧间隔FRAM，数字数据记录于其上和/或由其重现。最后一个间隔被用作后同步节PSAM-它与前同步节PRAM同义。
然后，如图3D所示，一帧FRAM由其起始端顺序包括一个通道字节的一个同步信号SYNC(“0100010001”或“1100010001”)一个帧地址信号FADR，一个非定义信号NRSV，一个校验信号FPTY，32字节的数据DATA(一字节＝一个通道字节)和第一和第二冗余数据PRT1和PRT2，每一冗余数据均由4字节组成。在这种情况下，校验信号FPTY相当于对帧地址信号FADR和非定义信号NRSV的奇偶校验数据。只要数据DATA是由主计算机存取的原始数据，则该数据在一个扇区SECT数字数据范围内是交错的。冗余数据PRT1和PRT2是由一个扇区量(32字节×128帧)的编码数字数据乘以根据里德所罗门(Rdde Solomen)编码法的最小距离与所产生的奇偶数据。
因此，一个扇区SECT，一个磁迹TRCK和一个录象软盘1的数字数据的容量变成如下一个扇区4096字节(＝16字节×2×128帧)一个磁迹16K字节(＝4096字节×4块)一个软盘800K字节(＝16K字节×50道)在录象软盘1上存取数字数据时，存取过程是以一个扇区SECT为单位进行的，因此数字数据在录象软盘1上的存取是以4K字节为单位进行的。
此外，一帧FRAM的比特数和一个扇区SECT的比特数如下一帧352源比特｛＝(4+32+4+4)字节×8｝源比特一扇区(除空白间隔GAP1外)46112源比特(＝352比特×(128+3帧))实际上，当数字数据记录在录象软盘1上和/或由其重现时，必须使DSV(数字总和值)小，必须使Tmin/Tmax值小，而且必须使Tw(边缘空白-window margin)大，以使上面提到的所有的数字信号先用Tmax＝4T进行八→十转换，然后记录在录象软盘1上，而当进行重现时，则进行相反的转换(十→八转换)，然后经原始信号处理。
因此，在上述数据密度的情况下，录象软盘1上的实际位数乘以10/8，并等于一帧440通道比特一扇(除了空白间隔GPA1外)57640通道比特因此，一扇区SECT的总间隔等效于58965通道比特(＝57640通道比特×89°/87°)，实际上，由于每个间隔的长度是由如上述这个通道比特数所赋予的，使帧间隔FRAM的总长度略短于87°。
因此，在电视软盘1上存取数字数据(按八→十转换法转换成的信号)时所采用的比特率变成为14.31M比特/秒(＝58965比特×4块×场频率×360°/356°)而一比特相当于69.9毫微秒(＝1/14.31兆比特)。
在此情况下，如果视频信号和数字数据是以磁道为单位记录在电视软盘1上的话，则肯定这些信号和数据是处在混合状态下记录的。
由此可见，800K字节的数字数据可根据这一格式记录在2英寸大小的电视软盘1的一侧上和/或由其重现出。这一容量比先有技术的5英寸软磁盘的额定容量的两倍还大。因此，虽然2英寸大小的电视软盘是小号软盘，但其容量是大的。
此外，由于磁盘2在数字数据情况下的转数是和视频信号情况下所用的转数相同，所以视频信号和数字数据能在混合状态下记录和重现。在此情况下，由磁盘2记录和/或重现两种信号的频谱变得相同，因此，它们能在诸如电磁传感器特性、磁头同磁带的接触性能等方面的一定条件下被记录和重现。再者，当两种信号在混合状态下被记录和/或重放时，磁盘2的转数不必被转换，因而不必考虑为转换该伺服电路所必需的时间。所以两种信号可立即被分别使用。此外，由于转数是单一的，因此，用于电磁传感器系统等诸如此类的机械结构具有单一的功能特性就够了，从经济观点来看，这也是个优点。
如上所述，作为用于记录和重现一种视频信号或用于储存数字数据的一种媒体，或作为一种用于记录和重现处于彼此混合状态下的视频信号和数字数据的媒体，录象软盘1具有新颖的效果。
在上面提到的例子中，当源数据是由录象软盘1取出，并取同步信号SYNC的位置作为一个基准时，通道数据被分为每10位的通道数据，该分得的通道数据按十→八转换法被译码成原始的源数据。因此，如果在不适当的位置错误地检测到同步信号SYNC的话，则后续的通道数据在错误位置上被分开，也就是说，出现跳位(a bit slip)，以致在下一个正确的同步信号被测得以前，源数据出现误差。在此情况下，如果同步信号SYNC相对于源数据的距离大的话，则出现这种误差的可能性就小。另一方面，若如上所述的传送频带受到压缩，这一距离短到如同一比特长时，则出现这种误差的可能性就大。若频繁地出现这种误差，则由此而产生的总误差就不能再被第一和第二奇偶数据PRT1和PRT2所校正了。
再说，用上述八→十转换法时，例如，对源数据的84H假定为“1010001001”和80H假定为“1010010101”并假设它们是连续的。若84H的最后一位“1”被误为“0”，则出现跳位“X100010001”而这跳位同同步模式一致，因此产生同步误差。
这里，同步误差的概率Pse表示为Pse＝Pbe＊ Prl4＊ Prl3其中Pbe是最低限度的比特误差率，Pr14是在八→十转换过程中4-位行程误差的概率，Pr13是在八→十转换中的3-位行程误差的概率。作为例了，若Pbe＝10-4，Pr14＝0.062和Pr13＝0.213，则Pse概率变为如下Pse＝1.3×10-6因此，如果上述各冗余位的误差校正性能是一个可被Pbe＝10-4而操纵在10-12范围内的规律时，则Pse变得明显地低于上述值，而这是不利的。
换言之，若同步误差出现的概率显著地高于数据误差校正能力的话，则该系统的能力受到这个较高的或然率的限制，以致上述误差校正能力将超过其性能所承受的范围(over quality)。
因此，本发明的一个目的是为提供一种改进型数字数据的同步系统。
本发明的另一目的是为提供一种用于完全地恢复由软磁盘复制的数字数据的同步信号检测电路。
本发明还有一个目的是为提供一种数字式同步系统，在该系统中，许多相同的同步模式连续地形成在记录格式中。
本发明还有一个目的是为提供一种数字数据同步系统，在此系统中，当从一个通道数据测得一个同步信号时，相同的同步模式连续地形成在一个记录格式的前同步节上。
根据本发明的数字数据同步系统，一种同步模式形成在一个记录格式的前同步节上，而且该同步模式要选成与数字数据的模式不同。这种同步模式在每个同步时标处形成若干(2)次，从而只有当若干同步模式都是正确时，才得到一个同步探测信号，而且由此同步探测信号使对应于行程的计数器置零，从而通过这个计数器的输出建立上述的同步。
本发明的这些和其它目的、特征和优点，将从下面结合附图对最佳实施例的详细说明中了解得更清楚，所有附图中相同标号表示相同的元、部件。
图1是一个以前提出的录象软盘例子的顶视图;
图2是一个波形图，表示记录在图1所示录象软盘的磁盘上和/或由该磁盘重现的视频信号的频率分布;
图3A至3D是分别表示记录在数字数据磁道上的实际数据格式的几个图;
图4A至4E是分别表示本发明所用新颖实际数据格式的几个图;和图5是一个电路方块图，表示根据本发明的同步信号检测电路的一个实施例。
以下参照附图，对根据本发明的同步信号检测电路的一个实施例作详细描述。
首先，说明依据本发明的一种新格式。
根据这种新格式，磁道TRCK格式类似于先有技术中的磁道格式，正如图4A和4B所示。
然后，如图4C所示，在扇区SECT内，由起始开始的2°间隔被指定为空白间隔GAP1，而其余部分被等分为131个间隔。同样，被等分的这些间隔的第一个间隔被指定为前同步节PRAM。在上前同步节PRAM中，对应于例如源数据EBH的信号“1111111111”，被重复地产生并在重现过程中用于PLL电路的锁定操作。
另外，接着这个前同步节PRAM后的一个间隔被指定为扇区同步信号间隔S-SYNC。
如图4D中所示，该扇区同步信号间隔S-SYNC被11等分，4个通道字节记录在所分的扇区同步间隔S-SYNC的每一个上和/或从每一个S-SYNC重现通道字节。同步信号SYNC被重复地构成头两个通道字节。此外，继一个通道字节之后，提供有一个帧起始位置予报信号FRNT-它从源数据的F5H到FFH逐一递增并在最后一个通道字节中提供它的奇偶信号PRTY。
然后，在继这个扇区同步间隔S-SYNC之后的间隔中，提供128帧FRAM。而且它的最后一个间隔用作一个后同步节PSAM-类似于前同步节PRAM，对应源数据的EBH的信号“1111111111”被重复提供。
如图4E所示，一帧FRAM从头开始顺序地包括2个重复的通道字节的同步信号，一个通道字节的帧地址信号FADR，一个通道字节的校验信号FPTY，32字节的数据DATA和各为4字节的第一和第二冗余数据PRT1和PRT2。在此情况下，帧地址信号FADR是一个通道字节和按源数据的1字节。由于上述一个扇区SECT范围内的帧FRAM数是128，故帧地址由7位构成就足够了，即其余位，例如，MSB(最高位)用于记录其它信息。再有，校验信号FPTY是用作帧地址信号FADR的奇偶数据，而数据DATA和第一和第二冗余数据PRT1和PRT2与先有技术的相类似。
因此，在这新格式中，信号能被记录和重现的存贮容量完全与上述先有技术格式中的容量相同。
接着，参考图5描述根据本发明的同步信号检测电路的一个实施例的电路装置。
参见图5，标号1表示一个录象软盘1。该软盘1的磁盘2(参见图1)是借助一电动机(未示出)而以60次/秒的转速旋转，磁头11同磁盘2上的一个目标磁道TRCK接触以便将磁盘2目标磁道TRCK的通道数据CHND重现出。该数据CHND通过一个重放放大器12被加到第一同步模式检测电路13。
该检测电路13是由一个移位寄存器构成，该寄存器有个10位串行输入和串行和/或并行输出和一个符合检测电路，该电路将这移位寄存器的并行输出同额定同步信号SYNC模式进行比较并当它们彼此一致时，产生“1”输出。因此，当同步信号SYNC被正确地重现时，这个检测电路13的输出变成“1”。
由检测电路13测得的输出加到与门(AND)电路15，同时来自检测电路13的移位寄存器的串行输出被加到第二同步模式检测电路14，而其测得的输出也被加到与门电路15。于是，当两个同步信号SYNC被正确地连续再现时，与门电路15的输出P15变成“1”。
此外，来自放大器12的数据CHND被加到PLL(锁相环)电路16，该电路产生一个同数据CHND位同步的通道时钟φ。这个通道时钟信号φ被加到一个10位计数器17，作为计数输入;而来自与门电路15的AND输出P15被加到计数器17，作为一个置零输入。然后，计数器17的进位输出和与门输出P15通过或门电路18传送。
因此，每经10位通道时钟信号φ，计数器17便产生进位输出，而在那时，计数器17由每当两个同步信号SYNC被正确地连续重复时产生的AND输出P15而置零，计数器17从置零时间起开始计数，因此每经从同步信号SYNC起算的10位通道时钟φ，或门电路18便产生其“或”输出P18。换言之，这个“或”输出P18是表明通道数据CHND每10位的分割点的同步信号。在此情况下，通道数据CHND的10位对应于源数据的8位，因此“或”输出P18是表明该源数据分割点的信号。于是，此后将称这个“或”输出P18为一个字节同步信号。
通道数据CHND被从检测电路14中的移位寄存器的一个予定段串行引出。这个数据CHND被加到一个10位串行输入并行输出移位寄存器21，同时，时钟φ被加到移位寄存器21以便数据CHND的每10位由移位寄存器21并行产生。然后，这个数据CHND被加到门闩电路22，而字节同步信号P18被加到门闩电路22作为锁存启动输入。因此，当数据CHND被正确地分成每个10位时，数据CHND被锁存在门闩电路22内，这些被锁存的数据CHND加到一个译码器23，进行译码(十→八转换)，变成8位源数据SRCD。因此，这个源数据SRCD一旦由字节同步信号P18锁存在门闩电路24时，便由此引出作为读输出。
再者，脉冲P15被加到一个4位串行输入并行输出移位寄存器31，同时同步信号P18被加到移位寄存器31作为时钟信号，因此，在信号FRNT和PRTY的定时点，从移位寄存器31的第一和第二位或段分别产生输出。这些输出被加到8位门闩电路32和33作为锁存启动输入，同时来自门闩电路24的源数据SRCD被加到门闩电路32和33，因此信号FRNT和PRTY(及在这些信号定时点上所产生的信号)被分别锁存在门闩电路32和33内。这些被锁存的信号FRNT和PRTY加到奇偶校验电路34，用奇偶信号PRTY校验信号FRNT。当信号FRNT正确时，由奇偶校验电路34校验过的输出被加到一个8位计数器41，作为其予置输入的装入。此外，来自门闩电路32的信号FRNT加到计数器41作为一个予置输入。
当信号P18被加到一个四进制计数器42作为一个计数输入的同时，信号P15被加到计数器42作为置零输入，从而，信号P18每4周就从计数器42产生一个进位输出，也就是说，产生一个具有信号FRNT周期的信号。该信号被加到计数器41作为计数输入。
因此，当任何一个信号FRNT是正确时，计数器41此时被予置到当时的(F5H至FFH中的任一)值。此后，计数器41以每4个字节同步信号P18的周期而递增，于是，继信号S-SYNC后的第一帧FRAM时，从计数器41产生进位输出。换言之，这个进位输出是帧起始信号-它表明某个扇区SECT内的第一帧FRAM。
然后，这个信号被加到一个44定标计数器43，作为置零输入，而且信号P18也被加到计数器43作为一个计数输入，以致所有的帧均从计数器43产生进位输出。然后，这个进位输出和由计数器41产生的进位输出通过或门电路44引出。因此，这个“或”输出产生于每个扇区SECT中每一帧FRAM上，并变成了指明该帧FRAM的帧同步信号。
此外，还配备有一个128定标计数器45。对此计数器45来说，由门闩电路32提供信号FRNT，作为一个予置输入，校验电路34的输出作为对其予置输入的写入，来自“或”电路44的帧同步信号作为一个计数输入及来自计数器41的帧起始信号，作为置零输入。因此，计数器45的计数值在每个扇区SECT的第一帧FRAM时，通过信号FRNT或帧起始信号被置“0”，此后，每经一帧，借助帧同步信号增加“1”，以致当每个扇区SECT内的128帧FRAM结束时，计数器45便产生进位输出，即，这个进位输出是帧结束信号。
当帧起始信号和帧结束信号加到一个RS触发器电路46时，该电路便产生一个指明每个扇区SECT内128帧FRAM周期的帧门信号(frame gate signal)。
由此可见，根据本发明，源数据SRCD被读出。在这情况下，特别是根据本发明，当帧起始位置通告信号FRNT产生于每个扇区SECT开始的前同步节PRAM时，帧同步信号根据这一信号FRNT而产生，以致于即使帧FRAM的第一同步信号SYNC未产生，也可从第一帧FRAM正确地导出这个同步信号。
此外，由于11帧起始位置予报信号FRNT是被在扇区SECT开始点连续提供的，故即使在一部分帧起始位置予报信号FRNT里存在误差，也可能正确地导出帧同步信号。即使不能获得所有的帧起始位置予报信号FRNT，也可能通过帧FRAM的第一同步信号SYNC而正确地获得帧同步信号。
再者，当在扇区SECT的第一前同步节PRAM上产生同步信号SYNC时，字节同步信号P18在通过数据CHND的每10位处，同这个同步信号SYNC同步地产生，因此，即使帧FRAM的第一同步信号SYNC未产生，也可能避免在字节同步信号P18上产生误差。而且，由于两个同步信号SYNC在扇区SECT的起始点连续地被重复提供11次，所以即使在一部分同步信号SYNC中产生误差，也能产生字节同步信号P18。既然是这样，即使误差出现在所有11个同步信号SYNC中，也可由帧FRAM的第一同步信号SYNC获得字节同步信号P18。此外，由于前同步节PRAM中采用了同步信号SYNC，所以可从有效数据的起始位置起很快地进行原始数据的处理。
尽管在上面提及的例子中，源数据是经八→十转换后记录在录象软盘1上的，但如果数据的行程受限，该数据是经m→n转换(m＜n)，并在那个数据包的第一前同步节上连续地提供一个位同步信号和一个n位同步信号时，本发明同样适用。
此外，当帧起始位置予报信号FRNT不是从F5H增加到FFH，而是从OAH减至OOH时，则计数器41足以实现向下数到其产生一个借位输出。另一方面，也可能检测一个特定的计数值并用作帧起始信号。
上面单就本发明的一个最佳实施例作了说明，但很明显，一个本领域内的专业人员在不脱离本发明的新构思的精神或范围情况下，可能作出许多改型和变化，因此，本发明的范围应仅仅由所附权利要求
来确定。
权利要求
1.用于数字数据复制设备的同步信号检测电路，其特征为包括a)连到一磁头并用以导出数字信号的重现装置，b)连到所述重现装置用以产生基于上述导出数字信号的时钟信号的锁相环装置，c)以通过对上述时钟信号计数而产生同步定时的同步计数装置，d)连到上述重现装置用以检测包括在上述数字信号内的同步模式的多个同步模式检测装置，和e)连到上述多个同步模式检测装置，以便在上述多个同步模式检测装置上一检测到连续同步模式就给上述同步计数装置加一个初始化脉冲的逻辑电路装置。
2.权利要求
1所述的同步信号检测电路，其中上述多个同步模式检测装置包括至少一个串联连接的第一模式探测器和一个第二模式探测器，而且各符合输出的模式被加到上述逻辑电路装置。
3.权利要求
2所述的同步信号检测电路，其中上述逻辑电路装置包括一个与门，而上述与门的一个输出被连接到一个上述同步计数器装置的置零端。
4.权利要求
1所述的同步信号检测电路，其中上述数字信号包括一个从m比特源数据转换来的n比特通道数据，此处n和m是整数而且n大于m。
5.权利要求
1所述的同步信号检测电路，其中上述数字信号基本上是由多个扇区构成，而每个扇区包括一个前同步节，许多帧和一个后同步节。
6.权利要求
5所述的同步信号检测电路，其中包括在上述数字信号内的上述连续同步模式是位于包括在上述每个扇区内的上述前同步节上。
7.权利要求
4所述的同步信号检测电路，其中由上述重现装置导出的上述数字信号是由上述同步计数装置导出的上述同步定时从上述n比特通道数据转换到上述m比特源数据的。
8.权利要求
7所述的同步信号检测电路，其中上述m比特源数据包括一个具有多个扇形同步节的扇区同步间隔，每个扇形同步节包括连续变化的计数数据(number data)。
9.权利要求
1所述的同步信号检测电路，还包括计数数据计数装置，当计数数据正确时，将扇区同步节的上述计数数据装入该装置。
10.权利要求
9所述的同步信号检测电路，其中一个由上述同步定时导出的时钟信号加至上述计数数据计数器，上述计数器提供一个帧起始信号。
专利摘要
用于数字数据重现设备的同步信号检测电路，具有一个与磁头相连以导出数字信号的重现装置，一个连到重现装置以产生根据导出的数字信号的时钟信号的锁相环电路，一个同步计数器以通过计数时钟信号产生同步定时，多个与重现装置相联以检测包括在数字信号内的同步模式的同步模式检测电路和一个逻辑电路，它与多个同步模式检测电路相联，当在多个同步模式检测电路上测到数字信号的连续同步模式时，就给同步计数器提供一个初始化脉冲。
文档编号G11B27/30GK86103308SQ86103308
公开日1986年11月26日 申请日期1986年5月13日
发明者久多良木健 申请人:索尼公司导出引文BiBTeX, EndNote, RefMan