时钟信号丢失检测电路的制作方法
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种时钟信号丢失检测电路。
【背景技术】
[0002]时钟(Clock)在集成电路中被广泛应用，时钟信号的准确度和稳定度对决定了电路的可靠性。时钟信号丢失会造成严重后果，如可能会导致电路系统无法正常工作或性能下降。所以需要采用时钟信号丢失检测电路来实现对时钟信号的检测。
[0003]在时钟信号丢失检测电路通常需要采用参考时钟来实现对所需检测的时钟信号进行检测，即通过作为参考信号的A时钟信号来检测B时钟信号的存在与否。由于需要依赖另一个时钟信号，这时如果主时钟丢失也即参考时钟信号也出问题则将无法正确判断所要检测的时钟信号是否丢失。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种时钟信号丢失检测电路，不需要采用参考时钟信号就能实现时钟信号的丢失检测，提高了检测的最确性和可靠性。
[0005]为解决上述技术问题，本发明提供的时钟信号丢失检测电路包括第一反相器、第二反相器、第三反相器和或门。
[0006]所述第一反相器的输入端连接时钟信号，所述时钟信号通过所述第三反相器反相后输入到所述第二反相器的输入端。
[0007]所述第一反相器的输出端连接到所述或门的第一输入端，所述第一反相器的输出端和地之间连接有第一电容。
[0008]所述第二反相器的输出端连接到所述或门的第二输入端，所述第二反相器的输出端和地之间连接有第二电容。
[0009]所述第一反相器和所述第二反相器都为电流控制上升沿的反相器。
[0010]所述第一反相器的输出端的上升沿由第一电流源和所述第一电容控制，当所述时钟信号为低电平时，所述第一电流源对所述第一电容充电使所述第一反相器的输出端电压上升，所述第一电流源和所述第一电容的大小设置要求保证在所述时钟信号存在时的低电平期间使所述第一反相器的输出端电压为逻辑O。
[0011]所述第二反相器的输出端的上升沿由第二电流源和所述第二电容控制，当所述时钟信号为低电平时，所述第二电流源对所述第二电容充电使所述第二反相器的输出端电压上升，所述第二电流源和所述第二电容的大小设置要求保证在所述时钟信号存在时的低电平期间使所述第二反相器的输出端电压为逻辑O。
[0012]所述或门的输出端输出检测信号。
[0013]进一步的改进是，所述或门由第四反相器、第五反相器和与非门组成，所述第四反相器的输入端作为所述或门的第一输入端，所述第四反相器的输出端连接到所述与非门的第一输入端，所述第五反相器的输入端作为所述或门的第二输入端，所述第五反相器的输出端连接到所述与非门的第二输入端，所述与非门的输出端作为或门的输出端。
[0014]进一步的改进是，所述或门的输出端为逻辑O时，则检测到所述时钟信号存在；所述或门的输出端为逻辑I时，则检测到所述时钟信号不存在。
[0015]进一步的改进是，所述第一电流源和所述第二电流源的大小相同。
[0016]进一步的改进是，所述第一电容和所述第二电容的大小相同。
[0017]进一步的改进是，所述第一反相器的输出端电压小于所述第四反相器的翻转电压时为逻辑O ;所述第二反相器的输出端电压小于所述第五反相器的翻转电压时为逻辑O。
[0018]进一步的改进是，所述第四反相器和所述第五反相器的翻转电压相同。
[0019]本发明不需要采用参考时钟信号就能实现时钟信号的丢失检测，提高了检测的最确性和可靠性。
【附图说明】
[0020]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0021]图1是本发明实施例时钟信号丢失检测电路图；
[0022]图2是图1中各信号的时序图。
【具体实施方式】
[0023]如图1所示，是本发明实施例时钟信号CK丢失检测电路图；本发明实施例时钟信号CK丢失检测电路包括第一反相器1、第二反相器2、第三反相器3和或门4。
[0024]所述第一反相器I的输入端连接时钟信号CK，所述时钟信号CK通过所述第三反相器3反相后输入到所述第二反相器2的输入端。
[0025]所述第一反相器I的输出端连接到所述或门4的第一输入端，所述第一反相器I的输出端和地之间连接有第一电容Cl。
[0026]所述第二反相器2的输出端连接到所述或门4的第二输入端，所述第二反相器2的输出端和地之间连接有第二电容C2。
[0027]所述第一反相器I和所述第二反相器2都为电流控制上升沿的反相器。
[0028]所述第一反相器I的输出端的上升沿由第一电流源Il和所述第一电容Cl控制，当所述时钟信号CK为低电平时，所述第一电流源Il对所述第一电容Cl充电使所述第一反相器I的输出端即节点A电压上升，所述第一电流源Il和所述第一电容Cl的大小设置要求保证在所述时钟信号CK存在时的低电平期间使所述第一反相器I的输出端电压为逻辑O0
[0029]所述第二反相器2的输出端的上升沿由第二电流源和所述第二电容C2控制，当所述时钟信号CK为低电平时，所述第二电流源对所述第二电容C2充电使所述第二反相器2的输出端即节点B电压上升，所述第二电流源和所述第二电容C2的大小设置要求保证在所述时钟信号CK存在时的低电平期间使所述第二反相器2的输出端电压为逻辑O。
[0030]本发明实施例中所述第一电流源Il和所述第二电流源的大小相同，所述第一电容Cl和所述第二电容C2的大小相同。
[0031]所述或门4的输出端输出检测信号CK_FT。所述或门4的输出端为逻辑O时，则检测到所述时钟信号CK存在；所述或门4的输出端为逻辑I时，则检测到所述时钟信号CK不存在。
[0032]较佳为，所述或门4由第四反相器5、第五反相器6和与非门7组成，所述第四反相器5的输入端作为所述或门4的第一输入端，所述第四反相器5的输出端连接到所述与非门7的第一输入端，所述第五反相器6的输入端作为所述或门4的第二输入端，所述第五反相器6的输出端连接到所述与非门7的第二输入端，所述与非门7的输出端作为或门4的输出端。
[0033]所述第一反相器的输出端电压小于所述第四反相器的翻转电压时为逻辑O ;所述第二反相器的输出端电压小于所述第五反相器的翻转电压时为逻辑O。所述第四反相器和所述第五反相器的翻转电压相同。
[0034]如图2所示，是图1中各信号的时序图，共包括时钟信号CK，时钟信号的反相信号CKB，节点A和节点B的信号的时序图。根据时序图说明本发明实施例的原理如下:假设所述第四反相器和所述第五反相器的翻转电压的翻转电压为Vt ;如时钟信号CK存在，时钟信号CK为低时，通过第一电流源Il对电容Cl充电，节点A的电压VA升高，升高的公式为:
[0035]VA = IXT/C ;其中VA代表节点A的电压，I代表第一电流源Il的电流大小，T代表充电时间，C代表所述第一电容Cl的电容大小；
[0036]由于在一个时钟周期中有半个周期为低电平，故T = Tck/2，Tck为时钟信号CK的周期时间。这样，半周期之后所述节点A的电压为:IXTck/(2XC)。
[0037]当IXTck/(2XC)〈Vt时，A为逻辑O。同理可以得到节点B的电压。
[0038]由图2可知，在时钟信号CK存在器件，节点A和B的电压始终为低电平，经过或运算后输出的检测信号CK_FT为逻辑O。
[0039]而如果时钟信号不存在，也即图2中将时钟信号CK始终设置为O或者1，则必然存在节点A为O、节点B为I或节点A为1、节点B为O的情形，无论如何，检测信号CK_FT都为逻辑I。
[0040]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种时钟信号丢失检测电路，其特征在于，包括:第一反相器、第二反相器、第三反相器和或门； 所述第一反相器的输入端连接时钟信号，所述时钟信号通过所述第三反相器反相后输入到所述第二反相器的输入端； 所述第一反相器的输出端连接到所述或门的第一输入端，所述第一反相器的输出端和地之间连接有第一电容； 所述第二反相器的输出端连接到所述或门的第二输入端，所述第二反相器的输出端和地之间连接有第二电容； 所述第一反相器和所述第二反相器都为电流控制上升沿的反相器； 所述第一反相器的输出端的上升沿由第一电流源和所述第一电容控制，当所述时钟信号为低电平时，所述第一电流源对所述第一电容充电使所述第一反相器的输出端电压上升，所述第一电流源和所述第一电容的大小设置要求保证在所述时钟信号存在时的低电平期间使所述第一反相器的输出端电压为逻辑O ; 所述第二反相器的输出端的上升沿由第二电流源和所述第二电容控制，当所述时钟信号为低电平时，所述第二电流源对所述第二电容充电使所述第二反相器的输出端电压上升，所述第二电流源和所述第二电容的大小设置要求保证在所述时钟信号存在时的低电平期间使所述第二反相器的输出端电压为逻辑O ; 所述或门的输出端输出检测信号。
2.如权利要求1所述的时钟信号丢失检测电路，其特征在于:所述或门由第四反相器、第五反相器和与非门组成，所述第四反相器的输入端作为所述或门的第一输入端，所述第四反相器的输出端连接到所述与非门的第一输入端，所述第五反相器的输入端作为所述或门的第二输入端，所述第五反相器的输出端连接到所述与非门的第二输入端，所述与非门的输出端作为或门的输出端。
3.如权利要求1或2所述的时钟信号丢失检测电路，其特征在于:所述或门的输出端为逻辑O时，则检测到所述时钟信号存在；所述或门的输出端为逻辑I时，则检测到所述时钟信号不存在。
4.如权利要求1或2所述的时钟信号丢失检测电路，其特征在于:所述第一电流源和所述第二电流源的大小相同。
5.如权利要求1或2所述的时钟信号丢失检测电路，其特征在于:所述第一电容和所述第二电容的大小相同。
6.如权利要求2所述的时钟信号丢失检测电路，其特征在于:所述第一反相器的输出端电压小于所述第四反相器的翻转电压时为逻辑O ;所述第二反相器的输出端电压小于所述第五反相器的翻转电压时为逻辑O。
7.如权利要求6所述的时钟信号丢失检测电路，其特征在于:所述第四反相器和所述第五反相器的翻转电压相同。
【专利摘要】本发明公开了一种时钟信号丢失检测电路，包括第一反相器、第二反相器、第三反相器和或门。第一反相器的输入端连接时钟信号，时钟信号通过第三反相器反相后输入到第二反相器的输入端。第一和二反相器的输出端分别连接到或门的两个输入端之一并分别连接一电容。第一反相器和第二反相器都为电流控制上升沿的反相器。第一反相器和第二反相器的输出端的上升沿处分别通过电流源对电容充电实现在整个充电周期结束都使该节点为逻辑0。或门的输出端输出检测信号。本发明不需要采用参考时钟信号就能实现时钟信号的丢失检测，提高了检测的最确性和可靠性。
【IPC分类】H03K5-19
【公开号】CN104579259
【申请号】CN201410493780
【发明人】邵博闻
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月29日
【申请日】2014年9月24日