时钟信号发生电路的制作方法
【技术领域】
[0001] 本发明涉及电路领域，具体而言，涉及一种时钟信号发生电路。
【背景技术】
[0002] 随着半导体技术的发展，芯片的工作速度越来越高，对时钟系统的要求越来越严 格。针对高速高精度的应用环境，时钟信号发生电路的延迟误差对时钟精度影响日益突出 而不可忽略。
[0003] 基于比较器的片上时钟信号发生电路由于其实现简单，可靠性高在实际芯片中应 用十分广泛。如图1所示，目前的时钟信号发生电路主要包括：信号整形电路102 (RS触发 器）、阈值比较电路1〇4(比较器41 (CMP1)，比较器42(CMP2))、延迟生成电路106(恒流源 II和12、电容C1)。信号整形电路102包括：RS触发器21，阈值比较电路104包括：阀值比 较器41和阀值比较器42。
[0004] 恒流源II和12在时钟控制信号的控制下，轮流对电容C1进行充放电，充放电时 间为一个周期，可由阈值电压VT(VH，VL)、充放电电流和电容大小共同设定。比较器1与比 较器2的门限通过分压电阻（Rl、R2、R3)分别设定为VH和VL，电容C1上电压作为两个比 较器的公共输入信号，一旦电容C1上的电压超过比较器的门限，则该比较器的输出发生翻 转，控制开关切换进而对电容C1进行反向充电或放电操作，系统稳定后电容电压将在VH和 VL间震荡，信号波形如图2所示。最后，RS触发器将两个比较器输出的脉冲信号整合成占 空比50%的时钟信号，并作为开关切换的控制信号。
[0005] 对于现有实现方案，由于比较器工作在大信号切换状态，从而导致其转换速率较 低，造成翻转具有较大的延迟误差（Tdl，Td2)。每次电容的电压Vosc需要超过阈值电压 VT-段时间后，比较器才能发生翻转，超调部分又要经历一个恢复过程，从而造成2倍的时 延。这样，每个震荡周期内的延迟误差Td_tot= 2*(Tdl+Td2)，当该电路应用于生成高速时 钟时，该延迟误差就成为限制提高时钟速度和精度的主要因素。
[0006] 由于比较器输出为轨到轨震荡，一方面，输出到轨时比较器的输出级进入线性区， 从而造成响应速度变慢，恢复时间增加；另一方面，信号摆幅随电源电压变化，又引起比较 器延迟受电源影响，使该时钟信号发生电路在不同电源下的频率一致性较差。此外，比较器 的阈值电压VT由电阻（R1、R2、R3)分压得到，使比较器的阈值也随电源线性波动，又进一步 劣化了该时钟信号发生电路在不同电源下的频率一致性。
[0007] 进一步，上述两个比较器的输出信号为脉冲信号，因此，需要额外的RS触发器对 该脉冲信号进行整形，从而生成50%占空比的方波。然而，这又增加了硬件的开销和不必要 的延迟误差。
[0008] 对于电流切换电路，在开关SW1，SW2断开时，由于电流没有泄放通路，必然导致电 流源进入线性区，在下一次需要其对电容进行充电（或放电）时，就需要经历从线性到饱和 的一个恢复过程，从而进一步增加了延迟误差。
[0009] 针对现有技术中时钟信号发生电路的延迟误差过大的问题，目前尚未提出有效的 解决方案。
【发明内容】
[0010] 本发明的主要目的在于提供一种时钟信号发生电路，以至少解决上述现有技术中 时钟信号发生电路的延迟误差过大的问题。
[0011] 根据本发明实施例的一个方面，提供了一种可选的时钟信号发生电路，包括：小信 号放大单元，包括：用于输入阈值电压的第一输入端、用于输入振荡电压的第二输入端、用 于输出第一差分信号的第一输出端、用于输出第二差分信号的第二输出端，其中，所述小信 号放大单元用于根据所述阈值电压和所述振荡电压进行多级差分放大，以输出组成第一差 分对的所述第一差分信号和所述第二差分信号；延迟单元，包括：与所述第一输出端连接 的第三输入端、与所述第二输出端连接的第四输入端、用于将所述振荡电压输出给所述第 二输入端的第三输出端、一端与所述第三输出端连接的电容，其中，所述延迟单元通过对所 述第一差分信号和所述第二差分信号进行比较以判断应当对所述电容进行充电或放电操 作，并将所述电容的所述一端的电压作为所述振荡电压进行输出；以及电平移位单元，包 括：与所述第一输出端连接的第五输入端、与所述第二输出端连接的第六输入端、用于将所 述阈值电压输出给所述第一输入端的第四输出端、用于输出时钟信号的第五输出端，其中， 所述电平移位单元用于对所述第一差分信号和所述第二差分信号进行差分放大，以输出组 成第二差分对的第三差分信号和第四差分信号，并对所述第三差分信号和所述第四差分信 号进行振幅转换得到所述时钟信号，其中，所述阈值电压为所述第三差分信号或所述第四 差分信号的电压。
[0012] 进一步地，所述小信号放大单元包括：第一级差分放大器，包括：所述第一输入 端、所述第二输入端、用于输出第五差分信号的第六输出端、用于输出第六差分信号的第七 输出端，其中，所述第一级差分放大器用于对所述阈值电压和所述振荡电压进行比较和第 一级差分放大，以输出组成第三差分对的所述第五差分信号和所述第六差分信号；第二级 差分放大器，包括：与所述第六输出端连接的第七输入端、与所述第七输出端连接的第八输 入端、所述第一输出端、所述第二输出端，其中，所述第二级差分放大器用于对所述第五差 分信号和所述第六差分信号进行第二级差分放大，以输出所述第一差分信号和所述第二差 分信号；有源反馈单元，包括：与所述第一输出端连接的第九输入端、与所述第二输出端连 接的第十输入端、与所述第六输出端和所述第七输入端连接的第八输出端、与所述第七输 出端和与所述第八输入端连接的第九输出端，其中，所述有源反馈单元用于根据所述第一 差分信号和所述第二差分信号将电压控制的电流反馈至所述第二级差分放大器的所述第 七输入端和所述第八输入端。
[0013] 进一步地，所述的时钟信号发生电路，其特征在于，所述第一级差分放大器包括： 第一晶体管、第二晶体管、与所述第一晶体管的漏极连接的第一电阻、与所述第二晶体管的 漏极连接的第二电阻，其中，所述第一晶体管的栅极与所述第二输入端连接，所述第二晶体 管的栅极与所述第一输入端连接，所述第一晶体管的漏极为所述第七输出端，所述第二晶 体管的漏极为所述第六输出端；所述第二级差分放大器包括：第三晶体管、第四晶体管、与 所述第三晶体管的漏极连接的第三电阻、与所述第四晶体管的漏极连接的第四电阻，其中， 所述第三晶体管的栅极作为所述第七输入端与所述第二晶体管的漏极连接，所述第四晶体 管的栅极作为所述第八输入端与所述第一晶体管的漏极连接，所述第三晶体管的漏极为所 述第一输出端、所述第四晶体管的漏极为所述第二输出端。
[0014] 进一步地，所述有源反馈单元包括：第五晶体管，所述第五晶体管的栅极作为所 述第十输入端与所述第二输出端连接，所述第五晶体管的漏极作为所述第八输出端与所述 第二晶体管的漏极连接；第六晶体管，所述第六晶体管的栅极作为所述第九输入端与所述 第一输出端连接，所述第六晶体管的漏极作为所述第九输出端与所述第一晶体管的漏极连 接。
[0015] 进一步地，所述延迟单元包括：第七晶体管，所述第七晶体管的栅极为所述第三 输入端；第八晶体管，所述第八晶体管的栅极为所述第四输入端；电流镜像单元，包括：与 所述第七晶体管的漏极连接的第十一输入端、与所述第八晶体管的漏极连接的第十二输入 端、与所述电容的所述一端连接的第十输出端，其中，所述电流镜像单元用于将所述第七晶 体管输出的电流或所述第八晶体管输出的电流进行镜像；所述电容，所述电容的所述一端 与所述第三输出端连接，所述电容的另一端接地。
[0016] 进一步地，所述延迟单元包括：第一恒流源，所述第一恒流源的一端与所述第七晶 体管和所述第八晶体管的源极，所述第一恒流源的另一端接地。
[0017] 进一步地，所述电流镜像单元包括：第九晶体管和第十晶体管，其中，所述第九晶 体管和所述第十晶体管为恒流源；第十一晶体管至第十四晶体管，其中，所述第十一晶体管 至所述第十四晶体管为共源共栅结构；第十五晶体管和第十六晶体管，其中，所述第十五晶 体管和所述第十六晶体管为电流镜结构。
[0018] 进一步地，所述电平移位单元包括：第三差分放大器，所述第三差分放大器包括： 所述第五输入端、所述第六输入端、第十一输出端、第十二输出端、与所述第十一输出端连 接的第二恒流源、与所述第十二输出端连接的第三恒流源，其中，所述第三差分放大器用于 对所述第一差分信号和所述第二差分信号进行差分放大，以输出组成所述第二差分对的第 三差分信号和第四差分信号，所述第十二输出端为所述第四输出端，所述第二恒流源和所 述第三恒流源用于设定共模输出电平；轨到轨幅度调整单元，所述轨到轨幅度调整单元包 括：与所述第十一输出端连接的第十三输入端、与所述第十二输出端连接的第十四输入