专利名称：一种高频时钟信号发生器的制作方法
技术领域：
本实用新型涉及电子电路，具体涉及一种高频时钟信号发生器。
背景技术：
信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用，例 如电视调试、芯片设计等都需要10-170MHz时钟的系统。 另外，在视频芯片的设计过程中需要做FPGA仿真，此时需要多重频率的高频时钟 信号，一般都在十几MHz到一百四十多MHz之间，且经常需要相位可调，最好在显示屏上进 行显示目前的时钟频率。在电视数字板的设计过程中也经常需要这个范围频率的时钟信 号。 目前，这些时钟信号主要采用晶振来产生，但是六七十MHz以上频率的晶振就比 较难找了，况且相位也不可调，频率比较固定，不可更改；虽然也可以采用专门信号发生仪 器，但这种仪器电路非常复杂，价格昂贵。
实用新型内容本实用新型需要解决的技术问题是，如何提供一种高频时钟信号发生器，能替代
专门信号发生仪器应用在电视机研发、测试和生产中，同时电路简单、价格便宜。
本实用新型的技术问题这样解决构建一种高频时钟信号发生器，包括具行
鉴相功能的锁相环芯片及与其行频信号输入端连接的脉冲宽度调制P丽(PulseWidth
Modulation)信号发生单元。 按照本实用新型提供的高频时钟信号发生器，所述P丽信号发生单元包括但不限 制于采用两种方式( — )由具P丽功能的中央处理器(CPU)兼做； (二)二个定时器。 按照本实用新型提供的高频时钟信号发生器，该信号发生器还包括输入装置和 CPU，所述输入装置、CPU和锁相环芯片依次电连接。 按照本实用新型提供的高频时钟信号发生器，所述输入装置包括但不限制于是按 键。 按照本实用新型提供的高频时钟信号发生器，所述CPU通过内部集成电路总线 (IIC总线)连接所述锁相环芯片。 按照本实用新型提供的高频时钟信号发生器，该信号发生器还包括与所述CPU连 接的显示屏。 按照本实用新型提供的高频时钟信号发生器，该信号发生器还包括电源。 按照本实用新型提供的高频时钟信号发生器，所述锁相环芯片包括但不限制于是
CAT公司的CAT9984芯片。 本实用新型提供的高频时钟信号发生器，采用P丽信号为行频信号源，具行鉴相
3功能的锁相环芯片进行分频，在45KHz频率、占空比为10%的行频信号，就能获得的最大频 率为45*1000*4095 = 184. 275MHz时钟信号，满足170MHz的要求，同时频率、相位可调，较 晶振功能更强大，较专门信号发生仪器电路更为简单，成本更有优势。
图1是本实用新型高频时钟信号发生器原理框图； 图2是图1所示信号发生器软件流程示意图。
具体实施方式
以下结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点 和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确 的界定。 如图1所示，该具体实施例的高频时钟信号发生器由HPLL芯片1、带有P丽功能的 CPU2、按键3、显示屏4和电源5组成，其中 HPLL芯片1 :即带有行鉴相功能的锁相环芯片，行鉴相锁相环当输入一定频率的 行频信号后，它会锁定行频，并且对行频信号进行分频，分频比可以自行设定，一般是由一 个12bit的寄存器控制。信号输出时钟就是通过对一个频率的行频信号进行锁相、鉴相、分 频而得到的。 带有P丽功能的CPU 2 :用来输出P丽信号和控制中心。作为行频信号源，该CPU
发出一个P丽信号给HPLL信号，HPLL芯片会将此当作一个行频信号，也就是HPLL的工作信
号；另外，作为整个系统的控制中心，该CPU完成接收按键输入，根据需要的频率计算HPLL
芯片所需要设置的寄存器，并且通过IIC总线写入HPLL芯片以及驱动显示屏进行显示。该
带有P丽功能的CPU可以由不带有P丽功能的CPU加两个定时器替代。 按键3 :主要用来输入所需要的指令和参数，如输入需要的信号频率等。 显示屏4 :用来显示输入的数据和设定好的信号频率以及当前的状态，可以采用
数码管或者液晶显示屏方式。
电源5 :给高频时钟信号发生器各功能部件提供工作电源。 如图2所示，该具体实施例的高频时钟信号发生器内置CPU中软件流程具体包括 以下步骤 l)上电，系统初始化； 2)显示当前状态，包括显示当前输出的时钟信号频率； 3)识别是否有按键输入？是进入下一步，否则返回步骤2); 4)判断要求输出频率是否在设计范围内？是进入下一步，否则返回步骤2); 5)显示输入数据(频率)； 6)设置HPLL芯片的分频比； 7)显示当前输出的时钟信号频率，返回步骤2)。 最后，该具体实施例的高频时钟信号发生器，可采用具有16位P丽功能的AVR单 片机ATMEGA 16L作为带有P丽功能的CPU 2，其频率在7. 2KHz到7. 37MHz之间，占空比 0-100%可调；另外采用CAT公司的CAT9984作为HPLL芯片1。由于本高频时钟信号发
4生器应用在电视机领域，其输出频率范围是10-170腿z，因此单片机ATMEGA 16L可发出一 个45KHz频率、占空比为10%的行频信号，此时可以获得的最大频率为45*1000*4095 = 184. 275MHz，满足170MHz的要求，而CAT9984芯片内有寄存器可以对输出时钟信号的相位 在360度内按11. 25步阶进行调整，做到了相位可调节，具体流程如下首先初始化系统，单 片机ATMEGA 16L对CAT9984芯片、按键、显示屏驱动进行初始化，单片机ATMEGA 16L输出 一个45KHz、占空比为10X的行频信号给CAT9984芯片。接下来显示当前状态，检测是否有 按键输入，若无则始终显示当前状态，若有输入，则判断是所需要的频率是否在10-170MHz 之间，若不在则报错，驱动显示屏进行显示，若在范围内，则单片机ATMEGA 16L根据输入计 算出写入CAT9984芯片的寄存器，CAT9984的分频比(PLL_divider)=输入/45*1000，同 时需要设置VC0的频率范围，这个通过查表的方式进行设置。此时，可以通过按键设置所需 要信号的相位，两个按键设置用来对相位进行加减一个步阶。用户可以根据需要进行设置。 这样，该电路系统较为简单，输出时钟信号频率较高，相位可以随意调节，可以自行设置所 需要的频率，并且能够实时的显示，时钟的jitter抖动指标比较低。 以上所述，仅为本实用新型的具体实施方式
，但本实用新型的保护范围并不局限 于此，任何熟悉本领域的技术人员在本实用新型所揭露的技术范围内，可不经过创造性劳 动想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范 围应该以权利要求书所限定的保护范围为准。
权利要求一种高频时钟信号发生器，其特征在于，包括具行鉴相功能的锁相环芯片及与其行频信号输入端连接的PWM信号发生单元。
2. 根据权利要求书1所述高频时钟信号发生器，其特征在于，所述P丽信号发生单元包 括二个定时器。
3. 根据权利要求书2所述高频时钟信号发生器，其特征在于，该信号发生器还包括输 入装置和CPU，所述输入装置、CPU和锁相环芯片依次电连接。
4. 根据权利要求书1所述高频时钟信号发生器，其特征在于，所述P丽信号发生单元内 置在具P丽功能的CPU中。
5. 根据权利要求书4所述高频时钟信号发生器，其特征在于，该信号发生器还包括与 所述CPU连接的输入装置。
6. 根据权利要求书3或4所述高频时钟信号发生器，其特征在于，该信号发生器还包括 与所述CPU连接的显示屏。
7. 根据权利要求书3或4所述高频时钟信号发生器，其特征在于，所述CPU通过内部集 成电路总线连接所述锁相环芯片。
8. 根据权利要求书3或5所述高频时钟信号发生器，其特征在于，所述输入装置是按键。
9. 根据权利要求书1所述高频时钟信号发生器，其特征在于，所述锁相环芯片是CAT公 司的CAT9984芯片。
10. 根据权利要求书l-5任一项所述高频时钟信号发生器，其特征在于，该信号发生器 还包括电源。
专利摘要本实用新型涉及一种高频时钟信号发生器，一种高频时钟信号发生器，包括具行鉴相功能的锁相环芯片及与其行频信号输入端连接的PWM信号发生单元，进一步包括输入按键、控制CPU和显示单元。这种高频时钟信号发生器，采用行鉴相锁相对PWM源信号进行分频，利用45KHz频率、占空比为10％的PWM信号就能获得最大频率为45*1000*4095＝184.275MHz时钟信号，满足10-170MHz的电视机研发、测试和生产调试要求，其频率、相位可调，较晶振电路功能更强大，较专门信号发生仪器电路更简单，成本更有优势。
文档编号H03K5/13GK201523364SQ20092004246
公开日2010年7月7日 申请日期2009年6月22日 优先权日2009年6月22日
发明者刘勇 申请人:青岛海信电器股份有限公司