用于控制时钟信号发生器的方法和装置制造方法
【专利摘要】一种用于控制时钟信号发生器的方法和装置（104）。所述装置包括处理系统，该处理系统被配置为至少部分地基于属于给定流的数据帧的接收时刻来形成控制量，该接收时刻是基于在接收器处占主导的时钟信号的时间值。该处理系统利用控制量控制时钟信号发生器，以便实现在该时钟信号和已经根据其发送数据帧的另一个时钟信号之间的同步。为了识别属于相关流的数据帧，该处理系统检查接收的数据帧的预定比特是否构成在数据帧属于相关流时出现的比特模式。因此，能够不用深度检查接收的数据帧而获得属于相关流的数据帧的接收时刻。
【专利说明】用于控制时钟信号发生器的方法和装置
【技术领域】
[0001]本发明涉及用于控制时钟信号发生器以便产生与另一个时钟信号同步的时钟信号的方法和控制装置。而且，本发明涉及用于控制时钟信号发生器的计算机程序。而且，本发明涉及数据传送网络的诸如路由器或交换器的网络元件。
【背景技术】
[0002]数据传送网络包括网络元件，诸如路由器、交换器和终端装置，所述网络元件经由在网络元件之间的数据传送链路来彼此进行通信。在许多数据传送网络中，需要实现在各个网络元件处占主导的时钟信号之间的相位或至少频率同步。而且，在一些数据传送网络中，会需要以下述方式来实现在不同的网络元件之间的时间同步:不仅时钟信号的相位和/或频率而且在这些网络元件中维护的时间值彼此足够接近。换句话说，网络元件中的每个应当维护对于所考虑的所有网络元件共同的时间值。该共同的时间值通常被称为“挂钟时间”或“世界时间”。在本文档中，术语“同步”是指频率同步、相位同步、时间同步或它们的任何组合。
[0003]网络元件可以被配置为构成主从对，以便在数据传送网络内分发定时信息。例如，从网络元件可以被配置为控制其时钟信号发生器，使得至少部分地基于从主网络元件向从网络元件传送的定时消息的接收时刻在从网络元件中再生在对应的主网络元件处占主导的参考时钟信号，其中，基于在从网络元件处占主导的时钟信号将接收时刻表达为时间值。该定时消息可以例如是由可以例如是网际协议“IP”数据分组或以太网数据帧的数据帧包含的时间戳。每一个时间戳指示在包含所考虑的时间戳的相应的数据帧的发送时刻处的瞬时时间值，其中，该时间值基于在主网络元件处可获得的参考时钟信号。又如，该定时消息可以是定时数据帧，该定时数据帧被发送使得在两个连续定时数据帧的发送时刻之间的时间间隔在利用在主网络元件处可获得的参考时钟信号测量时是恒定的或否则已知。也可能在一个或多个定时消息后发送的一个或多个数据帧中传送指示一个或多个定时消息的发送时刻的一个或多个时间戳。在其中需要时间同步的情况下，不仅从主网络元件向从网络元件传送定时信息，而且在从从网络元件向主网络元件的相反方向上传送定时信息。例如在电子和电气工程师协会发出的规范1588 “IEEE1588”中给出了实现时间同步的方式。
[0004]在许多情况下，应当在数据帧到达网络元件后立即存储承载或表示定时消息的数据帧的接收时刻，因为与所接收的数据帧相关的随后的处理动作可以花费随机的时间量，并且因此，在这些处理动作后存储接收时刻将引起在所存储的接收时刻的值上的随机分量。在所存储的接收时刻中的如上所述的种类的随机分量破坏或至少弱化了同步的质量。与在上述的处理动作之前存储接收时刻相关的固有不方便是:就在数据帧的接收后，通常难以找出所接收的数据帧是否属于其接收时刻需要被存储的那些数据帧。例如，网络元件可以接收由数据帧的几个流构成的聚合流，并且，该流的仅小部分可以是下述流:属于这些流的数据帧的接收时刻需要被存储。流识别通常基于所接收的数据帧的检查，但是可以有复杂的封装，使得在每一个数据帧中涉及许多数据传送协议。这使得难以在足够短和确定的时间内执行该检查。直接的强力解决方案是与例如数据帧的至少部分的副本一起存储所有接收的数据帧的接收时刻，并且以后安排在同步中需要所存储的接收时刻的哪些。然而，该直接的强力解决方案需要大量的存储量和处理能力。
【发明内容】
[0005]下面提供了简化的概要，以便提供对各个发明实施例的一些方面的基本理解。该概要不是本发明的广泛概述。它既不意欲识别本发明的重要或关键元素，也不描述本发明的范围。下面的概要仅以简化形式提供了本发明的一些概念来作为对于本发明的示例性实施例的更详细的说明的前奏。
[0006]根据本发明的第一方面，提供了一种用于控制时钟信号发生器的新方法。所述方法包括:
[0007]-检查聚合流的所接收的数据帧的预定比特是否构成第一比特模式，所述第一比特模式在所接收的数据帧属于作为所述聚合流的一部分的第一流时出现，
[0008]-响应于其中所述第一比特模式出现的情形，存储所接收的数据帧的所述接收时亥|J，使得所存储的接收时刻与所述第一流相关联，所述接收时刻是基于第一时钟信号的时间值，并且根据第二时钟信号来发送所接收的数据帧，
[0009]-至少部分地基于所接收的数据帧的所存储的接收时刻来形成控制量，以及
[0010]-利用所述控制量来控制所述时钟信号发生器，以便实现在所述第一时钟信号和所述第二时钟信号之间的同步。
[0011]例如，可以使用掩蔽来执行检查所接收的数据帧的所述预定比特是否构成所述第一比特模式，所述掩蔽被与所述数据帧作比较以便确定所述数据帧是否属于上述的第一流。检查所接收的数据帧的所述预定比特是否构成所述第一比特模式是在所述数据帧的到达时立即进行的快速操作。因此，既不需要侵害所接收的数据帧的封装结构的检查，也不需要存储所接收的数据帧的接收时刻。
[0012]在根据本发明的一个不例性实施例的方法中，所述时钟信号发生器产生所述第一时钟信号，并且所述时钟信号发生器的所述控制包括所述第一时钟信号的频率的控制。在该情况下，在所述第一流的接收位置处占主导的所述第一时钟信号是可控时钟信号，所述可控时钟信号与在所述第一流的发送位置处占主导的所述第二时钟信号同步。
[0013]在根据本发明的另一个示例性实施例的方法中，所述时钟信号发生器产生所述第二时钟信号，并且因此，所述时钟信号发生器的所述控制包括所述时钟信号的频率的控制。在这个示例性方法中，从所述第一流的接收位置向所述第一流的发送位置传送基于所述接收时刻并且被需要来控制所述时钟信号发生器的信息。在该情况下，在所述第一流的发送位置处占主导的第二时钟信号是与在所述第一流的接收位置处占主导的所述第一时钟信号同步的所述可控时钟信号。
[0014]根据本发明的第二方面，提供了一种用于控制时钟信号发生器的新的控制装置。所述控制装置包括处理系统，所述处理系统被配置为:
[0015]-检查聚合流的所接收的数据帧的预定比特是否构成第一比特模式，所述第一比特模式在所接收的数据帧属于作为所述聚合流的一部分的第一流时出现，
[0016]-响应于其中所述第一比特模式出现的情形，存储所接收的数据帧的所述接收时亥IJ，使得所存储的接收时刻与所述第一流相关联，所述接收时刻是基于第一时钟信号的时间值，并且根据第二时钟信号来发送所接收的数据帧，
[0017]-至少部分地基于所接收的数据帧的所存储的接收时刻来形成控制量，以及
[0018]-利用所述控制量来控制所述时钟信号发生器，以便实现在所述第一时钟信号和所述第二时钟信号之间的同步。
[0019]所述控制装置可以是数据传送网络的诸如路由器或交换器的网络元件的一部分。也可能所述控制装置是连接到网络元件的分立设备。
[0020]与根据本发明的一个示例性实施例的控制装置相结合地，所述时钟信号发生器产生所述第一时钟信号，并且所述时钟信号发生器的所述控制包括所述第一时钟信号的频率的控制。在该情况下，在所述第一流的接收位置处占主导的第一时钟信号是与在所述第一流的发送位置处占主导的所述第二时钟信号同步的可控时钟信号。
[0021]与根据本发明的另一个示例性实施例的控制装置相结合地，所述时钟信号发生器产生所述第二时钟信号，并且所述时钟信号发生器的所述控制包括所述第二时钟信号的频率的控制。在该情况下，以分布方式定位所述处理系统，使得所述处理系统的第一部分位于所述第一流的接收位置处，并且所述处理系统的第二部分位于所述第一流的发送位置处。所述处理系统的第一部分被配置为检查接收的数据帧的预定比特是否构成所述第一比特模式，并且如果所述第一比特模式出现则存储所接收的数据帧的接收时刻。所述处理系统的所述第二部分被配置为基于通过所述处理系统的所述第一或第二部分形成的控制量来控制所述时钟信号发生器。从所述处理系统的所述第一部分向所述处理系统的所述第二部分传送控制量或者用于形成所述控制量所需的信息。
[0022]根据本发明的第三方面，提供了一种新的网络元件，所述新的网络元件包括用于连接到数据传送网络的至少一个入口端口、用于产生第一时钟信号的可控时钟信号发生器和处理系统，所述处理系统被配置为:
[0023]-检查聚合流的所接收的数据帧的预定比特是否构成第一比特模式，所述第一比特模式在所接收的数据帧属于作为所述聚合流的一部分的第一流时出现，
[0024]-响应于其中所述第一比特模式出现的情形，存储所接收的数据帧的所述接收时亥IJ，使得所存储的接收时刻与所述第一流相关联，所述接收时刻是基于所述第一时钟信号的时间值，并且根据第二时钟信号来发送所接收的数据帧，
[0025]-至少部分地基于所接收的数据帧的所存储的接收时刻来形成控制量，以及
[0026]-利用所述控制量来控制所述时钟信号发生器，以便实现在所述第一时钟信号和所述第二时钟信号之间的同步。
[0027]根据本发明的第四方面，提供了一种用于控制时钟信号发生器的新的计算机程序。所述计算机程序包括计算机可执行指令，用于控制可编程处理器:
[0028]-检查聚合流的所接收的数据帧的预定比特是否构成第一比特模式，所述第一比特模式在所接收的数据帧属于作为所述聚合流的一部分的第一流时出现，
[0029]-响应于其中所述第一比特模式出现的情形，存储所接收的数据帧的所述接收时亥IJ，使得所存储的接收时刻与所述第一流相关联，所述接收时刻是基于第一时钟信号的时间值，并且根据第二时钟信号来发送所接收的数据帧，
[0030]-至少部分地基于所接收的数据帧的所存储的接收时刻来形成控制量，以及[0031]-利用所述控制量来控制所述时钟信号发生器，以便实现在所述第一时钟信号和所述第二时钟信号之间的同步。
[0032]根据本发明的一种计算机程序产品包括编码有根据本发明的计算机程序的非易失性计算机可读介质，诸如致密盘(“⑶”)。
[0033]在所附的从属权利要求中描述了本发明的多个非限定性示例性实施例。
[0034]通过下面结合附图阅读的特定示例性实施例的描述，将最佳地理解关于构造和操作方法两者的本发明的各个非限定性示例性实施例及其另外的目的和优点。
[0035]动词“包括”和“包含”在本文中用作开放限定，其既不排除也不要求未记载的特征的存在。在从属权利要求中记载的特征可相互自由组合，除非另外明确地描述。
【专利附图】
【附图说明】
[0036]下面在示例的意义上并且参考附图更详细地解释本发明的示例性实施例和它们的优点，在附图中:
[0037]图1示出示例性数据传送系统的示意图示，该示例性数据传送系统包括网络元件，该网络元件配备有用于控制时钟信号发生器的、根据本发明的一个示例性实施例的控制装置，
[0038]图2示出示例性数据传送系统的示意图示，该示例性数据传送系统包括网络元件，该网络元件配备有用于控制时钟信号发生器的、根据本发明的一个示例性实施例的控制装置，以及
[0039]图3示出用于控制时钟信号发生器的根据本发明的一个示例性实施例的方法的流程图。
【具体实施方式】
[0040]图1示出包括网络元件101和网络元件102的示例性数据传送系统的示意图示。网络元件101和102经由数据传送网络103而彼此连接，该数据传送网络103可以包括经由数据传送链路彼此互连的几个其他网络元件。每一个网络元件可以例如但是不必是网际协议(“IP”)路由器、以太网交换器和/或多协议标签交换(“MPLS”)交换器。网络元件101包括被布置为产生第一时钟信号111的可控时钟信号发生器110。网络元件101包括计数器112，计数器112被布置为产生用于表示在网络元件101处占主导的时钟时间的信号113。网络元件101包括处理系统114，用于执行与诸如IP、以太网和/^MPLS的在被使用的数据传送协议相关的控制和转发平面操作。而且，网络元件101包括至少一个入口端口 109和至少一个出口端口 108，用于连接到数据传送网络103。网络元件102包括时钟信号发生器120，时钟信号发生器120被布置为产生第二时钟信号121。网络元件102包括计数器122，计数器122被布置为产生表示在网络元件102处占主导的时钟时间的信号123。网络元件102包括处理系统124，该处理系统124用于执行与在被使用的数据传送协议相关的控制和转发平面操作。而且，网络元件102包括至少一个入口端口 129和至少一个出口端口 128，用于连接到数据传送网络103。
[0041]在图1中所示的示例性情形中，网络元件102向网络元件101发送第一流130。假定第一流130包括表不定时消息的数据帧,借助于该定时消息，网络兀件101将时钟信号发生器110的操作与时钟信号发生器120的操作同步。根据第二时钟信号121来发送第一流的这些数据帧。第一流130是由在入口端口 109处接收的整个数据业务构成的聚合流的一部分。网络元件101向网络元件102发送第二流131。第二流131是在入口端口 129处接收的整个数据业务的一部分。
[0042]网络元件101包括用于控制时钟信号发生器110的、根据本发明的一个示例性实施例的控制装置104。控制装置104包括被配置为实现功能块105、106和107的处理系统。功能块107被配置为检查在入口端口 109处接收的所接收的数据帧的预定比特是否构成第一比特模式，第一比特模式在接收的数据帧属于第一流130时出现。可以例如使用掩蔽来执行检查接收的数据帧的预定比特是否构成第一比特模式，掩蔽被与数据帧作比较以便确定数据帧是否属于第一流。如果第一比特模式出现，则存储接收的数据帧的接收时刻，使得存储的接收时刻与第一流相关联。在图1中所示的本发明的示例性实施例中，处理系统的功能块106被配置为基于与第一流相关的存储的帧结构信息来从接收的数据帧识别可重写的比特，并且向识别的可重写比特重写接收的数据帧的接收时亥IJ。因此，可重写的比特被设置为承载接收的数据帧的接收时间戳。可重写比特是可以被重写而不干扰进程的操作的所接收的数据帧的比特，其中所述进程涉及属于第一流130的数据帧，诸如控制和转发平面进程。上述的帧结构信息表达了在接收的数据帧内的可重写比特的位置。
[0043]处理系统的功能块105被配置为至少部分地基于属于第一流130的数据帧的存储的接收时刻来形成控制量115。功能块105被配置为利用控制量115来控制时钟信号发生器110,以便实现在第一时钟信号111和第二时钟信号121之间的同步。
[0044]在根据本发明的一个示例性实施例的控制装置中，处理系统的功能块105被配置为根据下面的公式形成控制量115:
[0045]CX [(T2 - Tl) - (T4 - T3)]， (I)
[0046]其中，Tl是来自网络元件102的第一流130的数据帧的发送时刻，T2是在网络元件101处的第一流的上述数据帧的接收时刻，T3是来自网络元件101的第二流131的数据帧的发送时刻，T4是在网络元件102处的第二流的上述数据帧的接收时刻，并且C是常数。Tl和T4可以被表达为由表示在网络元件102处占主导的时钟时间的信号123指示的时间值，并且T2和T3可以被表达为由表示在网络元件101处占主导的时钟时间的信号113指示的时间值。在本发明的这个示例性实施例中，控制装置104可以被配置为提供在网络元件101和102之间的时间同步，使得表示时钟时间的信号113和123被控制得彼此接近。下面描述原理。
[0047]在公式(I)中的时间差T2-T1包括两个分量，该两个分量是:由在第一流130的数据帧的发送时刻处的信号123和113表示的时间值的差Λ Tl ;以及这个数据帧从网络元件102至网络元件101的传送延迟SI。因此，Τ2 - Tl= Δ T1+S1，其中，假定传送延迟SI被指示为信号113的改变。对应地，在公式(I)中的时间差Τ4 - Τ3包括两个分量，该两个分量是:由在第二流131的数据帧的发送时刻处的信号113和123表示的时间值的差ΛΤ2 ;以及这个数据帧从网络元件101至网络元件102的传送延迟S2。因此，了4-了3=八了2+52，其中，假定传送延迟S2被指示为信号123的改变。在传送延迟SI和S2相等并且在信号113和123之间的差在第一流130的数据帧和第二流131的数据帧的传送期间不变的情况下，我们具有S1=S2并且ΛΤ2=_ΛΤ1。在该情况下，我们获得:[0048]ΛΤ1=[(Τ2 - Tl) - (T4 - T3)]/2。 (2)
[0049]因此，由信号123和113表示的时间值的差是[(Τ2-Tl) - (Τ4_Τ3)]/2。因此，公式(I)的结果可以被用作被配置为控制时钟信号发生器110的调节器的输入量。该调节器可以例如是比例积分“ΡΙ ”调节器或比例积分微分“PID”调节器。
[0050]在由电子和电气工程师协会发出的规范1588 “ΙΕΕΕ1588”中提供的时间同步基于上述的等式(2)。然而，应当注意，与本发明的实施例相关的同步不必然是在分立的网络元件处占主导的时钟时间的时间同步。该同步也可以是在分立的网络元件占主导的、诸如时钟信号111和121的时钟信号的频率或相位同步。
[0051]在根据本发明的一个示例性实施例的控制装置中，处理系统的功能块105被配置为从接收的数据帧识别比特模式，每一个比特模式对于由包含该比特模式的数据帧表示的流是特定的。每个识别的比特模式能够从在入口端口 109处接收的聚合流的所有数据帧中区分属于对应的流的数据帧。已经在本文档中先前所述的第一比特模式是与第一流130相关的识别的比特模式的特定一个。功能块105优选地被配置为对于每一个识别的比特模式建立掩蔽，借助于该掩蔽，快速或直接地确定任意数据帧的相关比特是否构成所考虑的比特模式。每一个掩蔽包含“I”比特和/或“O”比特和/或“不关心”比特。该掩蔽优选地被传递到功能块107或否则使得功能块107可获得，以便使得功能块107能够通过使用该掩蔽来分类接收的数据帧。
[0052]在根据本发明的一个示例性实施例的控制装置中，处理系统的功能块105被配置为从属于诸如第一流130的给定流的接收数据帧识别比特，该比特在该流的每一个数据帧中可重写，而不干扰进程的操作，其中所述进程涉及属于该流的所接收的数据帧的、诸如控制和转发平面进程。功能块105被进一步被配置为基于该识别而形成特定于流的帧结构信息，该特定于流的帧结构信息表达在属于所考虑的流的数据帧内的可重写比特的位置。帧结构信息优选地被传递到功能块106或否则使得功能块106可获得，以便使得功能块106能够识别接收的数据帧的、可以用于承载接收的数据帧的接收时刻的值、即接收时间戳的值的那些比特。
[0053]可以利用下述来实现包括在图1中所示的功能块105-107的处理系统:一个或多个可编程处理器电路；一个或多个专用硬件电路，诸如专用集成电路“ASIC”; 一个或多个现场可编程逻辑电路，诸如现场可编程门阵列“FPGA” ；或者这些的组合。
[0054]图2示出包括网络元件201和网络元件202的示例性数据传送系统的示意例示。网络元件201和202经由数据传送网络203彼此连接，数据传送网络203可以包括经由数据传送链路彼此互连的几个其他网络元件。网络元件201包括可控时钟信号发生器210，可控时钟信号发生器210被布置为产生第一时钟信号211。网络元件201包括计数器212，计数器212被布置为产生表示在网络元件201处占主导的时钟时间的信号213。网络元件201包括处理系统214，用于执行与在被使用的数据传送协议相关的控制和转发平面操作。而且，网络元件201包括至少一个入口端口 209和至少一个出口端口 208，用于连接到数据传送网络203。网络元件202包括时钟信号发生器220，时钟信号发生器220被布置为产生第二时钟信号221。网络元件202包括计数器222，计数器222被布置为产生表示在网络元件202处占主导的时钟时间的信号223。网络元件202包括处理系统224，该处理系统224用于执行与在被使用的数据传送协议相关的控制和转发平面操作。而且，网络元件202包括至少一个入口端口 229和至少一个出口端口 228，用于连接到数据传送网络203。
[0055]在图2中所示的示例性情形中，网络元件202向网络元件201发送第一流230。假定第一流230包括表不定时消息的数据巾贞,借助于该定时消息，网络兀件201将时钟信号发生器210的操作与时钟信号发生器220的操作同步。根据第二时钟信号221来发送第一流的这些数据帧。第一流230是由在入口端口 209处接收的整个数据业务构成的聚合流的一部分。网络元件201向网络元件202发送第二流231。第二流231是在入口端口 229处接收的整个数据业务的一部分。
[0056]网络元件201包括用于控制时钟信号发生器210的、根据本发明的一个示例性实施例的控制装置204。控制装置204包括被配置为实现功能块205、206和207的处理系统。功能块207被配置为检查在入口端口 209处接收的所接收的数据帧的预定比特是否构成第一比特模式，第一比特模式在接收的数据帧属于第一流230时出现。如果第一比特模式出现，则存储接收的数据帧的接收时刻，使得存储的接收时刻与第一流逻辑相关联。在图2中所示的本发明的示例性实施例中，处理系统的功能块206被配置为向定时数据项写入接收的数据帧的接收时刻，该定时数据项相对于接收的数据帧分离，并且与第一流逻辑地相关联。使得功能块205可获得定时数据项，功能块205被配置为至少部分地基于属于第一流230的数据帧的存储的接收时刻来形成控制量215。功能块205被进一步配置为利用控制量215控制时钟信号发生器210，以便实现在第一时钟信号211和第二时钟信号221之间的同步。可以根据先入先出“fifo”规则在存储器中存储包含与第一流230的连续接收的数据帧相关的接收时刻的值的定时数据项，使得功能块205可以以已经接收到对应的数据帧并且在处理系统214中处理它们的相同的时间顺序来读出定时数据项。因此，在本发明的该示例性实施例中，形成旁路，经由该旁路，接收时刻的值可以绕过处理系统214。因此，接收时刻的值不必被写入到相应的数据帧，并且作为推论，不必从数据帧识别任何可重写比特。
[0057]可以以许多方式来实现在用于指示数据帧的接收时刻的每一个定时数据项和由所述数据帧表示的流之间的逻辑关联。下面给出几个示例。
[0058]在根据本发明的一个示例性实施例的控制装置中，功能块206被配置为向每个定时数据项提供流标识符，该流标识符将定时数据项与对应的流相关联。例如，指示属于第一流230的数据帧的接收时刻的每一个定时数据项被提供与第一流相关的流标识符。
[0059]在根据本发明的另一个示例性实施例的控制装置中，功能块206被配置为向已经仅对于与同一流相关的定时数据项分配的特定于流的存储器区域内写入定时数据项。例如，向仅对于与第一流相关的定时数据项分配的存储器区域内写入指示属于第一流230的数据帧的接收时刻的每一个定时数据项。
[0060]功能块206可以进一步被配置为向每一个定时数据项提供数据帧标识符，数据帧标识符将定时数据项与接收的数据帧相关联。在该情况下，不必在存储定时数据项时应用先入先出或其他规则，以便使得功能块205 了解接收的数据帧中的哪个对应于每一个定时数据项。数据帧标识符可以例如包括:接收的数据帧的序号、与接收的数据帧相关的散列函数的结果、接收的数据帧的至少一部分的副本和/或接收的数据帧的控制数据的至少一部分的副本。
[0061]应当注意，在本发明的一些实施例中，不必使得功能块205 了解接收的数据帧中的哪个对应于每一个定时数据项。例如,第一流230可以由从网络元件202发送的数据帧构成，使得在两个连续数据帧的发送时刻之间的时间间隔在利用信号223测量时是恒定的或遵循预定的时间模式。在该情况下，功能块205可以被配置为控制时钟信号发生器210，使得在两个连续数据帧的接收时刻之间的时间间隔在利用信号213测量时是恒定的或遵循时间预定模式。在该情况下，不必了解接收的数据帧中的哪个对应于每一个定时时间项，即接收的数据帧中的哪个对应于每一个存储的接收时刻值。
[0062]可以利用下述来实现包括在图2中所示的功能块205-207的处理系统:一个或多个可编程处理器电路；一个或多个专用硬件电路，诸如专用集成电路“ASIC”; 一个或多个现场可编程逻辑电路，诸如现场可编程门阵列“FPGA” ；或者这些的组合。
[0063]图3示出用于控制时钟信号发生器的、根据本发明的一个示例性实施例的方法的流程图。该方法包括下面的动作:
[0064]-动作301:检查聚合流的所接收的数据帧的预定比特是否构成第一比特模式，所述第一比特模式在所接收的数据帧属于作为所述聚合流的一部分的第一流时出现，以及
[0065]响应于其中所述第一比特模式出现的情形，执行下面的动作:
[0066]-动作302:存储所接收的数据帧的所述接收时刻，使得所存储的接收时刻与所述第一流相关联，所述接收时刻是基于第一时钟信号的时间值，并且根据第二时钟信号来发送所接收的数据帧，
[0067]-动作303:至少部分地基于所接收的数据帧的所存储的接收时刻来形成控制量，并且
[0068]-动作304:利用所述控制量来控制所述时钟信号发生器，以便实现在所述第一时钟信号和所述第二时钟信号之间的同步。
[0069]在根据本发明的一个不例性实施例的方法中，所述时钟信号发生器产生所述第一时钟信号，并且所述时钟信号发生器的控制包括所述第一时钟信号的频率的控制。
[0070]在根据本发明的一个不例性实施例的一种方法中,所述时钟信号发生器产生所述第二时钟信号，所述时钟信号发生器的控制包括所述第二时钟信号的频率的控制，并且从所述第一流的接收位置向所述第一流的发送位置传送基于属于所述第一流的所述数据帧的所述接收时刻的信息。
[0071]根据本发明的一个不例性实施例的一种方法包括:基于与所述第一流相关的存储的帧结构信息来从所接收的数据帧识别可重写的比特，并且向所接收的数据帧的所识别的可重写比特重写所接收的数据帧的所述接收时刻。
[0072]根据本发明的另一个示例性实施例的一种方法包括:向定时数据项写入所接收的数据帧的所述接收时刻，所述定时数据项相对于所接收的数据帧分离，并且与所述第一流相关联。可以向所述定时数据项提供将所述定时数据项与所述第一流相关联的流标识符，或者可以向仅对于与所述第一流相关的定时数据项分配的存储器区域内存储所述定时数据项。可以向所述定时数据项提供将所述定时数据项与所接收的数据帧相关联的数据帧标识符。所述数据帧标识符可以包括例如:所接收的数据帧的序号、与所接收的数据帧相关的散列函数的结果、所接收的数据帧的至少一部分的副本和/或所接收的数据帧的控制数据的至少一部分的副本。
[0073]根据本发明的一个示例性实施例的一种方法包括:从所述聚合流的接收的数据帧识别比特模式，所述比特模式的每一个对于由包含所述比特模式的数据帧表示的流是特定的，并且能够从所述聚合流的所有数据帧区分属于这个流的数据帧。上述的第一比特模式是与所述聚合流的所述第一流相关的所识别的比特模式的特定的一个。
[0074]根据本发明的一个示例性实施例的一种方法包括:从属于所述第一流的接收的数据帧识别在所述第一流的每一个数据帧中可重写而不干扰进程的操作的比特，其中所述进程涉及属于所述第一流的所接收的数据帧。根据本发明的这个示例性实施例的方法包括:基于所述识别来形成所述巾贞结构信息，所述巾贞结构信息表达在属于所述第一流的每一个接收的数据帧内的可重写比特的位置。
[0075]根据本发明的一个示例性实施例的一种方法包括:根据下面的公式来形成所述控制量:
[0076]CX[(T2_T1) - (T4-T3)]，
[0077]其中，Tl是被表达为基于所述第二时钟信号的时间值的所接收的数据帧的发送时亥|J，T2是所接收的数据帧的所存储的接收时刻，T3是被表达为基于所述第一时钟信号的时间值的另一个数据帧的发送时刻，T2是被表达为基于所述第二时钟信号的时间值的所述另一个数据帧的接收时刻，并且C是常数，所述另一个数据帧从所述第一流的接收位置被发送并且在所述第一流的发送位置处被接收。
[0078]根据本发明的一个示例性实施例的一种计算机程序包括用于控制可编程处理器以控制时钟信号发生器的软件模块。该软件模块包括计算机可执行指令，用于控制所述可编程处理器:
[0079]-检查聚合流的所接收的数据帧的预定比特是否构成第一比特模式，所述第一比特模式在所接收的数据帧属于作为所述聚合流的一部分的第一流时出现，
[0080]-响应于其中所述第一比特模式出现的情形，存储所接收的数据帧的所述接收时亥|J，使得所存储的接收时刻与所述第一流相关联，所述接收时刻是基于第一时钟信号的时间值，并且根据第二时钟信号来发送所接收的数据帧，
[0081]-至少部分地基于所接收的数据帧的所存储的接收时刻来形成控制量，以及
[0082]-利用所述控制量来控制所述时钟信号发生器，以便实现在所述第一时钟信号和所述第二时钟信号之间的同步。
[0083]该软件模块可以例如是利用适当的编程语言产生的子例程和函数。
[0084]根据本发明的一个示例性实施例的一种计算机程序产品包括编码有上述的软件模块的非易失性计算机可读介质，诸如致密盘(“CD”)。
[0085]根据本发明的一个示例性实施例的信号被编码以承载限定根据本发明的一个实施例的计算机程序的信息。
[0086]在如上给出的描述中提供的具体示例不应当被解释为限制所附的权利要求的适用性和/或解释。
【权利要求】
1.一种用于控制时钟信号发生器的控制装置(104，204)，所述控制装置包括处理系统(105-107，205-207)，所述处理系统被配置为: -至少部分地基于属于作为聚合流的一部分的第一流的数据帧的所存储的接收时刻来形成控制量，所述接收时刻是基于第一时钟信号的时间值，并且属于所述第一流的所述数据帧根据第二时钟信号被发送，以及 -利用所述控制量来控制所述时钟信号发生器，以便实现在所述第一时钟信号和所述第二时钟信号之间的同步， 其特征在于，所述处理系统被进一步配置为: -检查所述聚合流的所接收的数据帧的预定比特是否构成第一比特模式，所述第一比特模式在所接收的数据帧属于所述第一流时出现，以及 -响应于其中所述第一比特模式出现的情形，存储所接收的数据帧的所述接收时刻，使得所存储的接收时刻与所述第一流相关联。
2.根据权利要求1所述的控制装置，其中，所述处理系统被配置为基于与所述第一流相关的所存储的帧结构信息来从所接收的数据帧识别可重写比特，并且向所接收的数据帧的所识别的可重写比特写入所接收的数据帧的所述接收时刻。
3.根据权利要求1所述的控制装置，其中，所述处理系统被配置为向相对于所接收的数据帧分立并且与所述第一流相关联的定时数据项写入所接收的数据帧的所述接收时刻。
4.根据权利要求3所述的控制装置，其中，所述处理系统被配置为向所述定时数据项提供将所述定时数据项与所述第一流相关联的流标识符。
5.根据权利要求3所述的控制装置，其中，所述处理系统被配置为向仅对于与所述第一流相关的定时数据项分配的存储器区域`内写入所述定时数据项。
6.根据权利要求3-5中的任何一项所述的控制装置，其中，所述处理系统被配置为向所述定时数据项提供数据帧标识符，所述数据帧标识符将所述定时数据项与所接收的数据帧相关联。
7.根据权利要求6所述的控制装置，其中，所述数据帧标识符包括下面的至少一个:所接收的数据帧的序号、与所接收的数据帧相关的散列函数的结果、所接收的数据帧的至少一部分的副本、所接收的数据帧的控制数据的至少一部分的副本。
8.根据权利要求1-7中的任何一项所述的控制装置，其中，所述处理系统被配置为从所述聚合流的所接收的数据帧识别比特模式，所述比特模式中的每一个对于由包含所述比特模式的数据帧表示的流是特定的，并且能够从所述聚合流的所有数据帧中区分属于这个流的数据帧，所述第一比特模式是与所述聚合流的所述第一流相关的所识别的比特模式中的一个。
9.根据权利要求2或8所述的控制装置，其中，所述处理系统被配置为从属于所述第一流的所接收的数据帧识别在所述第一流的每一个数据帧中可重写而不干扰进程的操作的比特，所述进程涉及属于所述第一流的所接收的数据帧，并且基于所述识别来形成所述帧结构信息。
10.根据权利要求1-9中的任何一项所述的控制装置，其中，所述处理系统被配置为根据下面的公式来形成所述控制量:
CX [(T2 - Tl) - (T4-T3)]，其中，Tl是被表达为基于所述第二时钟信号的时间值的所接收的数据帧的发送时刻，T2是所接收的数据帧的所存储的接收时刻，T3是被表达为基于所述第一时钟信号的时间值的另一个数据帧的发送时刻，T2是被表达为基于所述第二时钟信号的时间值的所述另一个数据帧的接收时刻，并且C是常数，所述另一个数据帧从所述第一流的接收位置被发送并且在所述第一流的发送位置处被接收。
11.一种网络元件(101，201)，包括: -至少一个入口端口(109，209)，用于连接到数据传送网络， -可控时钟信号发生器(110，210)，用于产生第一时钟信号，以及 -根据权利要求ι-?ο中的任何一项所述的用于控制所述时钟信号发生器的控制装置(104,204)。
12.根据权利要求11所述的网络元件，其中，所述网络元件是下面中的至少一个:网际协议(“IP”)路由器、以太网交换器、多协议标签交换(“MPLS”)交换器。
13.一种用于控制时钟信号发生器的方法，所述方法包括: -至少部分地基于属于作为聚合流的一部分的第一流的数据帧的所存储的接收时刻来形成(303)控制量，所述接收时刻是基于第一时钟信号的时间值，并且属于第一流的所述数据帧根据第二时钟信号被发送，以及 -利用所述控制量来控制(304)所述时钟信号发生器，以便实现在所述第一时钟信号和所述第二时钟信号之间的同步， 其特征在于，所述方法进一步包括:` -检查(301)所述聚合流的所接收的数据帧的预定比特是否构成第一比特模式，所述第一比特模式在所接收的数据帧属于所述第一流时出现，以及 -响应于其中所述第一比特模式出现的情形，存储(302)所接收的数据帧的所述接收时刻，使得所存储的接收时刻与所述第一流相关联。
14.根据权利要求13所述的方法，其中，所述时钟信号发生器产生所述第一时钟信号，并且所述控制(304)所述时钟信号发生器包括控制所述第一时钟信号的频率。
15.根据权利要求13所述的方法，其中，所述时钟信号发生器产生所述第二时钟信号，所述控制(304)所述时钟信号发生器包括控制所述第二时钟信号的频率，并且所述方法进一步包括:从所述第一流的接收位置向所述第一流的发送位置传送基于属于所述第一流的所述数据帧的所述接收时刻的信息。
16.根据权利要求13或14所述的方法，其中，所述方法包括:基于与所述第一流相关的所存储的帧结构信息来从所接收的数据帧识别可重写比特，并且向所接收的数据帧的所识别的可重写比特写入所接收的数据帧的所述接收时刻。
17.根据权利要求13或14所述的方法，其中，所述方法包括:向定时数据项写入所接收的数据帧的所述接收时刻，所述定时数据项相对于所接收的数据帧分立，并且与所述第一流相关联。
18.根据权利要求17所述的方法，其中，所述方法包括:向所述定时数据项提供将所述定时数据项与所述第一流相关联的流标识符。
19.根据权利要求17所述的方法，其中，所述方法包括:向仅对于与所述第一流相关的定时数据项分配的存储器区域内存储所述定时数据项。
20.根据权利要求17-19中的任何一项所述的方法，其中，所述方法包括:向所述定时数据项提供将所述定时数据项与所接收的数据帧相关联的数据帧标识符。
21.根据权利要求20所述的方法，其中，所述数据帧标识符包括下面中的至少一个:所接收的数据帧的序号、与所接收的数据帧相关的散列函数的结果、所接收的数据帧的至少一部分的副本、所接收的数据帧的控制数据的至少一部分的副本。
22.根据权利要求13-21中的任何一项所述的方法，其中，所述方法包括:从所述聚合流的所接收的数据帧识别比特模式，所述比特模式中的每一个对于由包含所述比特模式的数据帧表示的流是特定的，并且能够从所述聚合流的所有数据帧中区分属于这个流的数据帧，所述第一比特模式是与所述聚合流的所述第一流相关的所识别的比特模式中的一个。
23.根据权利要求16或22所述的方法，其中，所述方法包括:从属于所述第一流的所接收的数据帧识别在所述第一流的每一个数据帧中可重写而不干扰进程的操作的比特，所述进程涉及属于所述第一流的所述接收的数据帧，并且基于所述识别来形成所述帧结构信肩、O
24.根据权利要求13-23中的任何一项所述的控制装置，其中，所述方法包括:根据下面的公式来形成所述控制量:
CX [(T2 - Tl) - (T4-T3)]， 其中，Tl是被表达为基于所述第二时钟信号的时间值的所接收的数据帧的发送时刻，T2是所接收的数据帧的所存储的接收时刻，T3是被表达为基于所述第一时钟信号的时间值的另一个数据帧的发送时刻，T2是被表达为基于所述第二时钟信号的时间值的所述另一个数据帧的接收时刻，并且C是常数，所述另一个数据帧从所述第一流的接收位置被发送并且在所述第一流的发送位置处被接收`。
【文档编号】H04L12/891GK103532695SQ201310268999
【公开日】2014年1月22日 申请日期:2013年6月28日 优先权日:2012年6月28日
【发明者】肯尼斯·哈恩, 乔纳斯·伦德奎斯特 申请人:特拉博斯股份有限公司