用于时钟信号产生的集成电路、方法及系统的制作方法
【技术领域】
[0001]本发明一般来说涉及电子器件且更特定来说涉及单线系统。
【背景技术】
[0002]在实例性情景中，系统可将单接口用于数据通信及供电两者。举例来说，一些单线系统具有两个引脚，一个用于单线接口且一个用于接地。一些单线系统由固定值上拉电阻器驱动。在所述方面，系统电力受限于设计而处于指定的电阻器值的限制内。系统设计可与此值匹配。
[0003]另外，在一个实例性情景中，各种芯片经配置以便以较低电压操作，且电流需求可超过可以简单电阻器供应的电流的量。为满足上述需求，一些系统可经设计而以两种模式操作:输入/输出(I/O)模式及执行模式。在I/o模式期间，电阻器将给系统供电。在执行模式期间，用户将提供替代电源(通常来自另一芯片的输出)以提供额外驱动。
[0004]然而，在实例性情景中，双模式系统与较简单系统相比可具有缺点。举例来说，双模式系统可由用户实施时序控制，其中用户必须知道何时接通交替源且何时将其关断以允许I/O。作为另一实例，双模式系统可经设计来处置通过交替源的执行模式电流。交替源可经设计以满足特定设计公差以便满足芯片的多个最大要求，例如，时序及电力要求。
【发明内容】
[0005]本说明书描述一种集成电路，所述集成电路包括:单线接口 ；时钟电路，其经配置以检测来自所述单线接口的电压且产生具有基于所述所检测电压的频率的时钟信号；及数字系统，其与所述单线接口及所述时钟电路耦合。所述数字系统经配置以:从所述单线接口接收数据信号；使用来自所述单线接口的电力信号给所述数字系统供电；且执行由所述时钟信号时控的一或多个操作。
[0006]在随附图式及下文说明中陈述一或多个所揭示实施方案的细节。其它特征、方面及优点将依据说明、图式及权利要求书而变得显而易见。
【附图说明】
[0007]图1是包含单线系统及用户系统的实例性系统的框图。
[0008]图2是实例性时钟电路的框图。
[0009]图3是图1的时钟电路的实例性频率响应曲线的表。
[0010]图4是由图1的时钟电路执行的实例性过程的流程图。
【具体实施方式】
[0011]系统概述
[0012]图1是包含单线系统102及用户系统104的实例性系统100的框图。单线系统102可为集成电路且用户系统104可为经配置以便为单线系统102提供电力及输入/输出两者的任何适当装置。
[0013]单线系统102包含单线接口 106。单线接口 106可为集成电路的外部部分上的引脚。用户系统104可通过线接合到单线106或通过任何其它适当电耦合与单线系统102耦入口 ο
[0014]单线系统102包含数字系统108及时钟电路110。时钟电路110将时钟信号提供到数字系统108。数字系统108可实施为任何适当数字电路。数字系统108经配置以便为单线接口 106提供指定的逻辑功能。
[0015]数字系统108可执行一或多个适当逻辑功能中的任一者。举例来说，数字系统108可执行识别功能或加密功能。用户系统104可使用单线接口 106将数据提供到数字系统108，且接着数字系统108可处理所述数据。数字系统108使用单线接口 106将所处理数据传回到用户系统104。数字系统108负载电流主要受时钟信号的频率控制，且数字系统108的性能(例如，用于执行指定操作的时间)依赖于时钟信号的频率。
[0016]当数字系统108正执行逻辑功能时，单线系统102从单线接口 106汲取电力。时钟电路110经配置以通过检测来自单线接口 106的电压且产生具有基于所述所检测电压的频率的时钟信号而基于系统102的可用电力动态地调适时钟信号的频率。举例来说，时钟电路110可将时钟信号的频率调整为与所检测电压成比例。
[0017]由于在输入及输出产生时单线接口 106处的电压将在高电压与低电压之间切换，因此所述电压可不适合于控制时钟电路110来产生时钟信号。单线系统102可对单线接口106处的输入信号进行整流且将所述经整流信号供应到时钟电路110。举例来说，可使用二极管及电容器来对输入信号进行整流。
[0018]在一些实施方案中，时钟电路110经配置以在一时间周期内检测来自单线接口106的经整流电压且基于所检测经整流电压来调整时钟信号的频率。在一些实施方案中，时钟电路110经配置以基于所检测电压与阈值电压之间的差而在指定频率范围内将时钟信号的频率调整到目标频率。
[0019]在一些实施方案中，时钟电路110经配置以响应于确定所检测电压低于阈值电压而降低时钟信号的频率。此可为有用的，(例如)使得数字系统108在电压下降时可继续操作(尽管以较缓慢速度)。用户系统104可在芯片性能与可用电力之间自由交换而不必重新设计用户系统104或重新配置单线系统102。
[0020]时钟电路110可(例如)使用数字分频器电路实施为数字电路或(例如)使用任何适当的电压-频率技术实施为模拟电路或者实施为所述两者的组合。可使用电压控制器振荡器来实施时钟电路I10在一些实施方案中，如果来自单线接口的所检测电压下降到零达一时间周期，从而指示来自用户系统104的输入信号，那么时钟电路110经配置以停止产生时钟信号。
[0021]在一些实施方案中，单线系统102为仅具有两个引脚(一个用于接地且一个用于单线接口 106)的集成电路。在一些其它实施方案中，单线系统102具有除单线接口 106之外的其它引脚。
[0022]实例性系统
[0023]图2是包含实例性单线系统202及实例性用户系统204的实例性系统200的框图。用户系统204通过单线接口 206(例如，集成电路上的引脚)与单线系统202耦合。
[0024]单线系统202包含数字系统208及时钟电路210。时钟电路经配置以通过穿过二极管212的连接检测来自单线接口 206的电压。单线系统202包含电容器214，所述电容器在单线接口 206处的电压处于低电压(例如，接地)时为数字系统208提供电荷存储。时钟电路210基于来自单线接口 206的所检测电压产生时钟信号且将所述时钟信号提供到数字系统208上的CLK接口。
[0025]时钟电路210经配置以通过检测来自单线接口 206的电压且产生具有基于所述所检测电压的频率的时钟信号而基于单线系统202的可用电力动态地调适时钟信号的频率。时钟电路210通常检测在单线接口 206本身后面的节点处的电压，这是因为所述处的电压在高与低之间交替。举例来说，时钟电路210可使用在二极管212与电容器214之间的节点处检测到的提供经整流输入电压的电压。在其它实例中，时钟信号可检测在单线系统内的任一适合点处的表示可用于系统的电力的电压。
[0026]数字系统208通过到单线接口 206的连接在IN接口处接收数据。数字系统208通过穿过晶体管216的到单线接口 206的连接在OUT接口处输出数据。
[0027]用户系统204使用上拉电阻器220将电力提供到单线系统202。用户系统204还可使用与上拉电阻器220耦合的晶体管222从ALT接口提供替代电力。用户系统204通过穿过缓冲器224的到单线接口 206的连接在IN接口处接收数据。用户系统204通过穿过晶体管226的到单线接口 206的连接在OUT接口处输出数据。
[0028]实例性频率响应曲线
[0029]图3是图1的时钟电路110的实例性频率响应曲线302的表300。水平轴绘制来自单线接口 106的所检测电压，且垂直轴绘制在由时钟电路110产生时的时钟信号的频率。
[0030]在所检测电压Vmax与Vmin之间，时钟电路110将时钟信号的频率调整为与所检测电压成比例。时钟电路110将时钟信号的频率调整为上限fMAX与下限f MIN之间的目标频率。如果所检测电压下降低于Vmin，那么系统可以数种方式中的一者做出