专利名称：产生参考时钟信号的方法及数据收发系统的制作方法
技术领域：
本发明涉及一种数据收发系统，尤其涉及一种产生参考时钟信号的方法及数据收发系统。
背景技术：
图1为现有集成芯片(integrated chip)的数据收发器(transceiver)架构。其中，数据收发器100包括锁相环单元(Phase Lock Loop，PLL) 110、数据发送器 (Transmitter, TX) 120、具有时钟数据恢复(Clock Data Recovery, CDR)功能的数据接收器(Receiver，RX) 130等前端电路块。此集成芯片还利用一个石英(crystal)装置140来产生频率精确(与目标频率相差数十PPm)的时钟信号，用以作为其收发数据时的参考时钟。详言之，锁相环单元110会使用此参考时钟作为输入，而产生频率为参考时钟频率的倍数的PLL时钟输出。此PLL时钟即被作为时钟数据恢复的参考时钟，而用以产生重新计时 (retimed)的数据流。上述时钟数据恢复时所产生的时钟输出是基于所接收输入数据流的基本频率而产生。此外，上述的PLL时钟也可作为时钟信号源，而用以发送数据流(原本没有伴随时钟信号)。上述PLL时钟的参考频率的准确性(accuracy)在串行数据传输(serial datatransmission)中是相当重要的，且仅能容许相当小的频率误差。详言之，此频率误差必需满足给定标准的规格，一般为可允许的最大误码率(Bit ErrorRate，BER)。例如，在通用串行总线(Universal Serial Bus，USB) 2· 0 的高速模式(High-Speed Mode, HS Mode)中， 所需的PLL时钟频率的精确度为接收(RX)数据流的基本频率的正负500ppm。虽然商用的石英装置可产生频率误差低于正负IOOppm的时钟信号，而可作为理想的时钟信号源，但这种石英装置的价格昂贵，且会占据较大的电路板空间。
发明内容
本发明提供一种产生参考时钟信号的方法及数据收发系统，可产生频率精准的参考时钟信号，而用以收发数据。本发明提出一种产生参考时钟信号的数据收发系统，其包括压控振荡器、锁相环单元及数据接收器。其中，压控振荡器是用以产生参考时钟信号。锁相环单元是连接压控振荡器，而用以增加参考时钟信号的时钟频率，以产生锁相环时钟信号。数据接收器是连接锁相环单元及压控振荡器，用以接收输入数据流与锁相环时钟信号，并将锁相环时钟信号与此输入数据流的时钟信号比较，以输出电压调整信号至压控振荡器，其中压控振荡器是根据电压调整信号调整所产生的参考时钟信号的时钟频率，以将锁相环单元产生的锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率。在本发明的一实施例中，上述的数据接收器包括频率检测器及锁频控制器。其中， 频率检测器是用以接收输入数据流，并将锁相环时钟信号的时钟频率与输入数据流的时钟信号的基本频率比较，以产生频率调整信号。锁频控制器是用以接收频率调整信号及锁相环时钟信号，以产生电压调整信号。在本发明的一实施例中，上述的频率检测器是在输入数据流的时钟信号的基本频率大于锁相环时钟信号的时钟频率时，输出逻辑高的频率调整信号；而在输入数据流的时钟信号的基本频率小于锁相环时钟信号的时钟频率时，输出逻辑低的频率调整信号。在本发明的一实施例中，上述的锁频控制器是在接收到逻辑高的频率调整信号时，调高电压调整信号的数值，以控制压控振荡器提高参考时钟信号的时钟频率；而在接收到逻辑低的频率调整信号时，调低电压调整信号的数值，以控制压控振荡器降低参考时钟信号的时钟频率。在本发明的一实施例中，上述的数据接收器包括时钟数据恢复电路、起始帧解码器及锁频控制器。其中，时钟数据恢复电路是用以接收输入数据流及锁相环时钟信号，并使用此锁相环时钟信号作为参考时钟，以将所接收的输入数据流为重新计时数据流。起始帧解码器是用以找出重新计时数据流的多个帧中每一个帧的起始帧，以产生一个起始帧信号。锁频控制器是用以接收起始帧解码器所产生的这些起始帧信号及锁相环时钟信号，并利用锁相环时钟信号对这些起始帧信号进行计数，以产生电压调整信号。在本发明的一实施例中，上述的锁频控制器包括将所计数的起始帧信号的数目与标准值比较，而在此数目小于标准值时，调高电压调整信号的数值，以控制压控振荡器提高参考时钟信号的时钟频率；反之，在此数目大于标准值时，调低电压调整信号的数值，以控制压控振荡器降低参考时钟信号的时钟频率。在本发明的一实施例中，上述的压控振荡器是根据电压调整信号，将所产生的参考时钟信号的时钟频率提高或降低一个频率阶级。其中，所述的频率阶级为压控振荡器的频率增益与电压变化量的乘积。在本发明的一实施例中，上述的数据收发系统还包括数字模拟转换器，其是配置于压控振荡器及数据接收器之间，而用以将数据接收器输出的电压调整信号转换为电压变化量，以调整压控振荡器所产生的参考时钟信号的时钟信号。在本发明的一实施例中，上述的数据收发系统还包括数据发送器，其是连接锁相环单元，而用以接收输出数据流与锁相环时钟信号，并依据此锁相环时钟信号发送输出数据流。本发明提出一种产生参考时钟信号的方法，其是利用压控振荡器产生参考时钟信号，并增加此参考时钟信号的时钟频率，以产生锁相环时钟信号。然后，将锁相环时钟信号与输入数据流的时钟信号比较，以输出电压调整信号，最后则根据此电压调整信号调整压控振荡器所产生的参考时钟信号的时钟频率，以将所产生的锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率。基于上述，本发明的产生参考时钟信号的方法及数据收发系统是由在集成芯片中配置独立的压控振荡器以产生参考时钟信号，并使用所接收输入数据流的时钟信号校对此参考时钟信号的频率。此校对的结果将反馈至压控振荡器，以调整压控振荡器所产生的参考时钟信号的时钟频率，使得锁相环单元所产生的锁相环时钟信号的时钟频率可锁定至输入数据流的时钟信号的时钟频率。因此，本发明可在不使用石英装置的情况下，获得频率精准的锁相环时钟信号。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1为现有集成芯片的数据收发器的架构。图2是本发明第一实施例所示的产生参考时钟信号的数据收发系统的方块图。图3是本发明第一实施例所示的锁相环单元的范例。图4是本发明第一实施例所示的锁相环单元的范例。图5是本发明第二实施例所示的产生参考时钟信号的数据收发系统的方块图。图6是本发明第二实施例所示的产生参考时钟信号的方法流程图。图7是本发明第三实施例所示的产生参考时钟信号的数据收发系统的方块图。图8是本发明第三实施例所示的产生参考时钟信号的方法流程图。图9是本发明第三实施例所示的起始帧令牌的波形图。主要附图标记说明100 数据收发器；140 石英装置；110、220、300、400、520、720 锁相环单元；120,550,750 数据发送器；910、920 起始帧令牌；130、230、530、730 数据接收器；200,500,700 数据收发系统；210、510、710 压控振荡器；302频率比较器；304相位检测器；
306频率增益寄存器；308相位增益寄存器
310加法多路复用器；312减法多路复用器
314加法器；316减法器；
318锚寄存器；320数字控制振荡器
322数字控制寄存器；324控制器；
402相位频率检测器；404电荷泵；
406环滤波器；408电压控制振荡器
532频率检测器；534、,736 锁频控制器540,740 数字模拟转换器；732 时钟数据恢复电路；734 起始帧解码器；900 输入数据流；S602 612 本发明第二实施例的产生参考时钟信号方法的步骤；S802 814 本发明第三实施例的产生参考时钟信号方法的步骤。
具体实施例方式本发明是以一个配置在集成芯片内部的压控振荡器取代传统的石英装置， 而用以产生发送数据流所需的参考时钟信号。其中，由于半导体工艺、电压及温度 (Process-Voltage-Temperature, PVT)上的变异都会增加振荡器所产生信号的频率误差， 使得振荡器无法使用在串行数据收发器上。为了补偿这些因素对于振荡器的影响而让该振荡器得以应用在集成芯片内，本发明采用一套反馈系统，由将所接收数据流的基本频率与锁相环单元(Phase LockLoop, PLL)时钟频率比较，以发出频率调整信号，以调整振荡器所产生的参考时钟信号的时钟频率，进而获得频率较为精准的锁相环时钟信号。以下则举实施例说明本发明产生参考时钟信号的数据收发系统的运作方式。第一实施例图2是本发明第一实施例所示的产生参考时钟信号的数据收发系统的方块图。请参照图2，本实施例的数据收发系统200包括压控振荡器210、锁相环单元220及数据接收器230，其功能分述如下压控振荡器210是用以产生参考时钟信号，其例如是一个电阻/电容(RC)振荡器、环型(Ring)振荡器或是电感/电容(LC)振荡器，可产生参考时钟信号。锁相环单元220是连接至压控振荡器210，而用以利用压控振荡器210输出的参考时钟信号，输出一预定频率及相位的锁相环时钟信号。在本范例实施例中，锁相环单元220可以以数字式的方式实施。举例来说，图3 是本发明第一实施例所示的锁相环单元的范例。请参照图3，锁相环单元300可包含频率比较器(frequency comparator) 302、相位检测器(phasedetector) 304、频率增益寄存器 (frequency gain register) 306、相位增益寄存器(phase gain register) 308、力口法多路复用器(adder MUX) 310、减法多路复用器(substrate MUX) 312、加法器314、减法器316、锚寄存器(anchorregister)318、数字控制振荡器(Digital Control Oscillator, DC0)320、数字控制寄存器322及控制器324。另一范例实施例中，锁相环单元220也可以以模拟式或数字模拟混合的方式实施。举例来说，图4是本发明第一实施例所示的锁相环单元的范例。请参照图4，锁相环单元400包括相位频率检测器(phase frequency detector，PFD)402、电荷泵(charge pump，CP)404、环滤波器(loop filter,LP)406,以及电压控制振荡器(voltage controlled oscillator，VC0) 408。其中，Fin为输入频率；Rnit为输出频率；Vup为电压上升信号；Vdn 为电压下降信号；Vlp为电压信号；Vcp为滤波后的电压信号。在本文中，由于锁相环为一本领域技术人员所熟悉的技术，故在此不再多加赘述。数据接收器230是连接锁相环单元220及压控振荡器210，用以接收由外部传送而来的输入数据流以及由锁相环单元220输出的锁相环时钟信号，并将锁相环时钟信号与此输入数据流的时钟信号比较，以输出一个电压调整信号至压控振荡器210，以控制压控振荡器调整其所产生的参考时钟信号的时钟频率。详言之，压控振荡器210例如是根据电压调整信号调整其所产生的参考时钟信号的时钟频率，而由重复上述锁相环单元220产生锁相环时钟信号、数据接收器130比较时钟信号，以及压控振荡器210调整时钟频率的步骤，最终即可将锁相环单元220所产生的锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率。需说明的是，对于上述锁相环时钟信号与输入数据流的时钟信号的比较，本发明提供两种范例实施例一种是将锁相环时钟信号的时钟频率直接与输入数据流的时钟信号的基本频率进行比较，以决定是否增减压控振荡器所产生的参考时钟信号的时钟频率；另一种则是计算单位时间内数据流中多个帧的起始帧的个数，以决定是否增减压控振荡器所产生的参考时钟信号的时钟频率。以下即针对上述两种方式各举一个实施例详细说明。第二实施例图5是本发明第二实施例所示的产生参考时钟信号的数据收发系统的方块图。图6是本发明第二实施例所示的产生参考时钟信号的方法流程图。请同时参照图5及图6，本实施例的数据收发系统500包括压控振荡器510、锁相环单元520、数据接收器530、数字模拟转换器540及数据发送器550，其中数据接收器530还包括频率检测器532及锁频控制器 534。以下即使用上述各个元件说明本发明参考时钟信号产生方法的详细步骤首先，利用压控振荡器510产生参考时钟信号(步骤S602)。此压控振荡器510例如是一个电阻/电容(RC)振荡器、环型(Ring)振荡器或是电感/电容(LC)振荡器，可产生参考时钟信号。而此时压控振荡器510所产生的参考时钟信号例如为一预定值，而由后方的电路逐渐校正。接着，利用锁相环单元520增加由压控振荡器510输出的参考时钟信号的时钟频率f(ref_n)，而产生锁相环时钟信号f(pll)(步骤S604)，其中f(pll) = M*f (ref_n)，M为一大于1的数值。然后，由数据接收器530利用频率检测器532接收由外部传送而来的输入数据流以及由锁相环单元520传送而来的锁相环时钟信号，并将锁相环时钟信号的时钟频率与此输入数据流的时钟信号的基本频率比较，以产生频率调整信号(步骤S606)。详言之，数据接收器530是利用频率检测器532比较锁相环时钟信号的时钟频率与此输入数据流的时钟信号后产生频率调整信号，因此使得锁相环时钟信号的时钟频率接近输入数据流的时钟信号。其中，此频率检测器532可为一旋转频率检测器(Rotational Frequency Detector)、宽频检测器(Wide Range Frequency Detector)、差分频率检测器(DifferentialFrequency Detector) ^ Is — ffi i ^ ^ IlJ ^ (Digital QuadricorrelatorFrequency Detector)。此外，在一实施例中，频率检测器532例如是在锁相环时钟信号的时钟频率小于输入数据流的时钟信号的基本频率时，输出一个逻辑高的频率调整信号，以调高频率；而在锁相环时钟信号的时钟频率大于输入数据流的时钟信号的基本频率时，输出一个逻辑低的频率调整信号，以调低频率。此外，在另一实施例中，频率检测器532例如是由输出一组频率增加信号及频率减少信号来调整频率，其中在锁相环时钟信号的时钟频率小于输入数据流的时钟信号的基本频率时，输出一个逻辑高的频率增加信号以及一个逻辑低的频率减少信号，以调高频率；在锁相环时钟信号的时钟频率大于输入数据流的时钟信号的基本频率时，输出一个逻辑低的频率增加信号以及一个逻辑高的频率减少信号，以调低频率。但是本发明不限于上述两种方式。上述的频率调整信号是输出至锁频控制器534，而锁频控制器534除了接收此频率调整信号之外，还接收由锁相环单元520产生的锁相环时钟信号，并根据此频率调整信号及锁相环时钟信号，产生电压调整信号(步骤S608)。详言之，锁频控制器534例如是在接收到由频率检测器532输出的逻辑高的频率调整信号时，调高电压调整信号的数值，以控制压控振荡器510提高参考时钟信号的时钟频率；而在接收到由频率检测器532输出的逻辑低的频率调整信号时，调低电压调整信号的数值，以控制压控振荡器510降低参考时钟信号的时钟频率。举例来说，如图5所示，锁频控制器534例如会产生一个N位的电压调整信号 FREQ_D,并依据频率检测器532输出的频率调整信号增加或减少此电压调整信号FREQ_D的数值。
9
此N位的电压调整信号FREQ_D接着会传送至数字模拟转换器M0，而由数字模拟转换器540转换为模拟的电压变化量VA (步骤S610)，而可用以调整压控振荡器510所产生的参考时钟信号的时钟频率。详言之，压控振荡器510是根据数字模拟转换器540输出的电压变化量VA，将其所产生的参考时钟信号的时钟频率提高或降低一个频率阶级，并输出调整后的参考时钟信号(步骤S612)。上述的频率阶级例如是压控振荡器510的频率增益Kf与电压变化量VA 的乘积，而上述调整后的参考时钟信号的时钟频率f (ref_t_n)即为原时钟频率f (ref_t_ n-1)加上频率增益Kf与电压变化量VA的乘积，即f (ref_t_n) = f (ref_t_n_l)+Kf*VA。上述调整后的参考时钟信号则会输入锁相环单元520，而再由锁相环单元520增加此调整后的参考时钟信号的时钟频率，以产生锁相环时钟信号(步骤S604)，而由重复上述锁相环单元520产生锁相环时钟信号、数据接收器530比较时钟信号、数字模拟转换器 540转换电压调整信号，以及压控振荡器510调整时钟频率的步骤，最终即可将锁相环单元 520所产生的锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率，使得此锁相环时钟信号可作为一个频率较为精准的时钟信号源，而提供给数据发送器550以发送输出数据流。详言之，数据发送器550是连接至锁相环单元520，而且可接收输出数据流以及由锁相环单元520产生的锁相环时钟信号，而依据此锁相环时钟信号发送输出数据流。由上述的反馈机制，本实施例的锁相环单元520可将其所产生的锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率或其一预定倍数，因此能够将锁相环时钟信号的频率误差缩减(如IOOppm)，进而取代传统的石英装置，而作为集成芯片内部的参考信号源。第三实施例另一方面，本发明也可利用通用串行总线(Universal Serial Bus, USB) 2. 0规格中所定义的起始帧6tart-0f-Frame，SOF)令牌(Token)，来比较锁相环时钟信号与输入数据流的时钟信号，以调整压控振荡器所产生的参考时钟信号的时钟频率。图7是本发明第三实施例所示的产生参考时钟信号的数据收发系统的方块图。图 8是本发明第三实施例所示的产生参考时钟信号的方法流程图。请同时参照图7及图8，本实施例的数据收发系统700包括压控振荡器710、锁相环单元720、数据接收器730、数字模拟转换器740及数据发送器750，其中数据接收器730还包括时钟数据恢复电路732、起始帧解码器734及锁频控制器736。上述各个元件的功能分述如下首先，利用压控振荡器710产生参考时钟信号f (ref_tn)(步骤S802)，而锁相环单元720是连接至压控振荡器710，而用以增加由压控振荡器710输出的参考时钟信号的时钟频率，以产生锁相环时钟信号(步骤S804)。其中，压控振荡器710与锁相环单元720的功能是与第二实施例中的压控振荡器510与锁相环单元520相同，在此不再赘述。与第二实施例不同的是，本实施例的数据收发系统700是利用时钟数据恢复电路 (clock and data recovery circuit) 732接收由外部传送而来的输入数据流以及由锁相环单元720产生的锁相环时钟信号，而使用此锁相环时钟信号作为参考时钟，将所接收的输入数据流转换为重新计时(Retimed)数据流(步骤S806)。其中在本范例实施例中，时钟数据恢复电路732可为超取样数据恢复电路(oversampling data recovery circuit)，但在另一范例实施例中，其也可为突发式时钟与数据恢复电路(burst-mode clock and data recoverycircuit)或其他类型用以将接收数据的时钟及数据还原出来的电路。接着，由起始帧解码器734找出此重新计时数据流的多个帧中每一个帧的起始帧，而产生起始帧信号(步骤S808)。详言之，外部USB装置或USB集线器(Hub)在高速模式下产生或传输数据流时，会在每一个帧的数据包前头加入一个起始帧令牌，以供数据接收器判读各个帧的起点。举例来说，图9是本发明第三实施例所示的起始帧令牌的波形图。其中，图9示出输入数据流900中的帧N与帧N-I，而在这两个帧的数据包的前头，即会分别加入起始帧令牌910、920，以供数据接收器判读帧N与帧N-1。其中，在本范例实施例中，可依USB 2.0 的规格，起始帧令牌910、920之间的间隔为125微秒(micro-second)，而误差范围为正负 500ppm，但此间隔也可为225微秒或依不同的规格而设定，并不以此为限。本实施例即由锁频控制器736接收由起始帧解码器734所产生的起始帧信号以及由锁相环单元720产生的锁相环时钟信号，而利用此锁相环时钟信号来计数起始帧信号， 以产生电压调整信号(步骤S810)。详言之，锁频控制器736例如是将其所计数的起始帧信号的数目与一个标准值比较，而在此数目小于标准值时，即调高电压调整信号的数值，以控制压控振荡器710提高参考时钟信号的时钟频率；反之，在此数目大于标准值时，则调低电压调整信号的数值，以控制压控振荡器710降低参考时钟信号的时钟频率。举例来说，假设标准锁相环时钟信号的时钟频率为480兆赫兹(MHz)，而起始帧令牌之间的间隔为125微秒，则在一个锁相环单元时钟周期内的起始帧令牌的计数应为 60000。然而，在实际状况下，若锁相环时钟信号的时钟频率小于480MHz，则在一个锁相环单元时钟周期内的起始帧令牌的计数将会小于60000，此时锁频控制器需由调高电压调整信号的数值，而控制压控振荡器提高参考时钟信号的时钟频率；反之，若锁相环时钟信号的时钟频率大于480MHz，则在一个锁相环单元时钟周期内的起始帧令牌的计数将会大于 60000，此时锁频控制器需由调低电压调整信号的数值，而控制压控振荡器降低参考时钟信号的时钟频率。由上述调整方式，最终即可使得锁相环时钟信号的时钟频率趋近于标准状态下的480MHz。此外，如同第二实施例所述，本实施例的锁频控制器736例如会产生一个N位的电压调整信号FREQ_D，并依据频率检测器532输出的频率调整信号增减此电压调整信号 FREQ_D的数值。接着，由数字模拟转换器740将此电压调整信号FREQ_D转换为模拟的电压变化量VA (步骤S812)，而用以控制压控振荡器510调整其所产生的参考时钟信号的时钟频率(步骤S814)。详细的调整方式请参照第二实施例，在此不再赘述。上述调整后的参考时钟信号则会输入锁相环单元720，而再由锁相环单元720增加此调整后的参考时钟信号的时钟频率，以产生锁相环时钟信号(步骤S804)，而由重复上述锁相环单元720产生锁相环时钟信号、数据接收器730比较时钟信号、数字模拟转换器 740转换电压调整信号，以及压控振荡器710调整时钟频率的步骤，最终即可将锁相环单元 720所产生的锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率，使得此锁相环时钟信号可作为一个频率精准的时钟信号源，而提供给数据发送器750以发送输出数据流。
需说明的是，上述第二实施例与第三实施例的架构也可整合在同一个数据收发系统中，而可由检测起始帧以决定采用何种方式进行调整。其中，当检测出起始帧时，即采用时钟数据恢复电路的路径，计算单位时间内数据流中多个帧的起始帧的个数，以决定是否增减压控振荡器所产生的参考时钟信号的时钟频率；反之，则采用频率检测器的路径，将锁相环时钟信号的时钟频率直接与输入数据流的时钟信号的基本频率进行比较，以决定是否增减压控振荡器所产生的参考时钟信号的时钟频率。综上所述，本发明的产生参考时钟信号的方法及数据收发系统是由将锁相环单元所产生的锁相环时钟信号与输入数据流的时钟信号比较，以判断锁相环时钟信号是否准确，并由反馈机制将判断结果反馈至产生参考时钟信号的压控振荡器，以调整所产生的参考时钟信号的时钟频率。经由多次的比较、反馈及调整步骤，最终即可将锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率，并使得锁相环时钟信号的频率误差符合标准规格。据此，本发明即可以一个可配置在集成芯片中的压控振荡器取代传统的石英装置，而降低集成芯片的制作成本。虽然本发明已以实施例揭示如上，但其并非用以限定本发明，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，可作任意改动或等同替换，故本发明的保护范围当以本申请权利要求所界定的范围为准。
权利要求
1.一种产生参考时钟信号的数据收发系统，包括 一压控振荡器，用以产生一参考时钟信号；一锁相环单元，连接该压控振荡器，用以增加该参考时钟信号的一时钟频率，以产生一锁相环时钟信号； 以及一数据接收器，连接该锁相环单元及该压控振荡器，用以接收一输入数据流与该锁相环时钟信号，并将该锁相环时钟信号与该输入数据流的一时钟信号比较，以输出一电压调整信号至该压控振荡器，其中该压控振荡器根据该电压调整信号调整所产生的该参考时钟信号的时钟频率，以将该锁相环单元产生的该锁相环时钟信号的时钟频率锁定至该输入数据流的该时钟信号的一基本频率。
2.根据权利要求1所述的数据收发系统，其中该数据接收器包括一频率检测器，用以接收该输入数据流，并比较该锁相环时钟信号的时钟频率及该输入数据流的该时钟信号的该基本频率，以产生一频率调整信号； 以及一锁频控制器，用以接收该频率调整信号及该锁相环时钟信号，以产生该电压调整信号。
3.根据权利要求2所述的数据收发系统，其中该频率检测器包括在该输入数据流的该时钟信号的该基本频率大于该锁相环时钟信号的时钟频率时，输出一逻辑高的该频率调整信号； 以及在该输入数据流的该时钟信号的该基本频率小于该锁相环时钟信号的时钟频率时，输出一逻辑低的该频率调整信号。
4.根据权利要求3所述的数据收发系统，其中该锁频控制器包括在接收到该逻辑高的该频率调整信号时，调高该电压调整信号的一数值，以控制该压控振荡器提高该参考时钟信号的时钟频率； 以及在接收到该逻辑低的该频率调整信号时，调低该电压调整信号的该数值，以控制该压控振荡器降低该参考时钟信号的时钟频率。
5.根据权利要求1所述的数据收发系统，其中该数据接收器包括一时钟数据恢复电路，接收该输入数据流及该锁相环时钟信号，并使用该锁相环时钟信号作为参考时钟，以转换所接收的该输入数据流为一重新计时数据流；一起始帧解码器，找出该重新计时数据流的多个帧中每一帧的一起始帧，以产生一起始帧信号； 以及一锁频控制器，接收该起始帧解码器所产生的所述起始帧信号及该锁相环时钟信号， 并利用该锁相环时钟信号计数所述起始帧信号，以产生该电压调整信号。
6.根据权利要求5所述的数据收发系统，其中该锁频控制器包括将所计数的所述起始帧信号的一数目与一标准值比较，其中在该数目小于该标准值时，调高该电压调整信号的一数值，以控制该压控振荡器提高该参考时钟信号的时钟频率；以及在该数目大于该标准值时，调低该电压调整信号的该数值，以控制该压控振荡器降低该参考时钟信号的时钟频率。
7.根据权利要求1所述的数据收发系统，其中该压控振荡器包括根据该电压调整信号，将所产生的该参考时钟信号的时钟频率提高或降低一频率阶级。
8.根据权利要求7所述的数据收发系统，其中该频率阶级为该压控振荡器的一频率增益与一电压变化量的乘积。
9.根据权利要求8所述的数据收发系统，还包括一数字模拟转换器，配置于该压控振荡器及该数据接收器之间，转换该数据接收器输出的该电压调整信号为该电压变化量，以调整该压控振荡器所产生的该参考时钟信号的时钟频率。
10.根据权利要求1所述的数据收发系统，还包括一数据发送器，连接该锁相环单元，接收一输出数据流与该锁相环时钟信号，并依据该锁相环时钟信号发送该输出数据流。
11.一种产生参考时钟信号的方法，包括下列步骤利用一压控振荡器产生一参考时钟信号；增加该参考时钟信号的一时钟频率，以产生一锁相环时钟信号；将该锁相环时钟信号与一输入数据流的一时钟信号比较，以输出一电压调整信号；以及根据该电压调整信号调整该压控振荡器所产生的该参考时钟信号的时钟频率，以将所产生的该锁相环时钟信号的时钟频率锁定至该输入数据流的该时钟信号的一基本频率。
12.根据权利要求11所述的方法，其中将该锁相环时钟信号与该输入数据流的该时钟信号比较，以输出该电压调整信号的步骤包括接收该输入数据流，并比较该锁相环时钟信号的时钟频率及该输入数据流的该时钟信号的该基本频率，以产生一频率调整信号；以及接收该频率调整信号及该锁相环时钟信号，以产生该电压调整信号。
13.根据权利要求12所述的方法，其中比较该锁相环时钟信号的时钟频率及该输入数据流的该时钟信号的该基本频率，以产生该频率调整信号的步骤包括在该输入数据流的该时钟信号的该基本频率大于该锁相环时钟信号的时钟频率时，输出一逻辑高的该频率调整信号；以及在该输入数据流的该时钟信号的该基本频率小于该锁相环时钟信号的时钟频率时，输出一逻辑低的该频率调整信号。
14.根据权利要求13所述的方法，其中接收该频率调整信号及该锁相环时钟信号，以产生该电压调整信号的步骤包括在接收到该逻辑高的该频率调整信号时，调高该电压调整信号的一数值，以控制该压控振荡器提高该参考时钟信号的时钟频率；以及在接收到该逻辑低的该频率调整信号时，调低该电压调整信号的该数值，以控制该压控振荡器降低该参考时钟信号的时钟频率。
15.根据权利要求11所述的方法，其中将该锁相环时钟信号与该输入数据流的该时钟信号比较，以输出该电压调整信号的步骤包括接收该输入数据流及该锁相环时钟信号，并使用该锁相环时钟信号作为参考时钟，以转换所接收的该输入数据流为一重新计时数据流；找出该重新计时数据流的多个帧中每一帧的一起始帧，以产生一起始帧信号；以及接收所述起始帧信号及该锁相环时钟信号，并利用该锁相环时钟信号计数所述起始帧信号，以产生该电压调整信号。
16.根据权利要求15所述的方法，其中利用该锁相环时钟信号计数所述起始帧信号， 以产生该电压调整信号的步骤包括将所计数的所述起始帧信号的一数目与一标准值比较；在该数目小于该标准值时，调高该电压调整信号的一数值，以控制该压控振荡器提高该参考时钟信号的时钟频率；以及在该数目大于该标准值时，调低该电压调整信号的该数值，以控制该压控振荡器降低该参考时钟信号的时钟频率。
17.根据权利要求11所述的方法，其中根据该电压调整信号调整该压控振荡器所产生的该参考时钟信号的时钟频率的步骤包括根据该电压调整信号，将该压控振荡器所产生的该参考时钟信号的时钟频率提高或降低一频率阶级。
18.根据权利要求17所述的方法，其中该频率阶级为该压控振荡器的一频率增益与一电压变化量的乘积。
19.根据权利要求18所述的方法，其中在将该锁相环时钟信号与该输入数据流的该时钟信号比较，以输出该电压调整信号的步骤之后，还包括转换该电压调整信号为该电压变化量，以调整该压控振荡器所产生的该参考时钟信号的时钟频率。
20.根据权利要求18所述的方法，其中在根据该电压调整信号调整该压控振荡器所产生的该参考时钟信号的时钟频率，以将所产生的该锁相环时钟信号的时钟频率锁定至该输入数据流的该时钟信号的该基本频率的步骤之后，还包括依据该锁相环时钟信号发送一输出数据流。
全文摘要
本发明提供一种产生参考时钟信号的方法及数据收发系统，此数据收发系统包括压控振荡器、锁相环单元及数据接收器。其中，压控振荡器是用以产生参考时钟信号。锁相环单元是用以增加参考时钟信号的时钟频率，以产生锁相环时钟信号。数据接收器是用以接收输入数据流与锁相环时钟信号，并将锁相环时钟信号与此输入数据流的时钟信号比较，以输出电压调整信号至压控振荡器，其中压控振荡器是根据电压调整信号调整所产生的参考时钟信号的时钟频率，以将锁相环单元产生的锁相环时钟信号的时钟频率锁定至输入数据流的时钟信号的基本频率。
文档编号H04B1/38GK102315849SQ20101022005
公开日2012年1月11日 申请日期2010年7月1日 优先权日2010年7月1日
发明者郑文隆, 陈安忠, 陈维咏 申请人:群联电子股份有限公司