一种稳定形计算机开关逻辑控制器的制造方法
【技术领域】
[0001]本实用新型涉及一种计算机技术领域，具体为一种稳定形计算机开关逻辑控制器。
【背景技术】
[0002]低压大电流的大功率电源在工业生产中广泛应用，过去低电压输出整流管采用肖特基二极管，其正向压降约为0.5V，若通过大电流输出必然产生很大的导通损耗，相比之下功率MOS管的导通电阻很小，在大功率电源中使用同步整流技术可以大大减少输出端的整流损耗，提高电源转换效率；为此中国专利CN203942461U公开了一种用于移相全桥同步整流电路的驱动电路，该驱动电路包括逻辑控制电路和DSP控制器；由DSP控制器产生的两路驱动信号和时钟脉冲信号经过逻辑控制电路后可得到用于驱动同步整流管的同步信号，当两路驱动信号同时为低电平时，逻辑控制电路在时钟脉冲信号的下降沿输出低电平信号，其他情况均输出高电平信号；该电路可使同步整流管导通时刻与理论的导通时刻延迟半个时钟脉冲时间，而关断时刻相同；但是由DSP控制器产生的驱动信号比较弱，经过逻辑控制电路会出现衰减的情况，进而影响整个电路的正常运行，亟待改进。
【实用新型内容】
[0003]本实用新型的目的在于提供一种稳定形计算机开关逻辑控制器，以解决上述【背景技术】中提出的问题。
[0004]为实现上述目的，本实用新型提供如下技术方案:
[0005]一种稳定形计算机开关逻辑控制器，包括逻辑控制电路、DSP控制器、稳流放大电路和整流电路，所述DSP控制器产生用于移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号以及第二驱动信号和用于逻辑控制电路的时钟脉冲信号，所述的逻辑控制电路输出用于驱动移相全桥同步整流电路中次级侧同步整流管的驱动信号；所述的稳流放大电路连接在DSP控制器和逻辑控制电路之间；所述的稳流放大电路包括三极管Q2、三极管Q1、电阻R1、电阻R2和电阻R3 ;DSP控制器信号输出接口通过电阻Rl和三极管Q2的基极相连，三极管Q2的发射极和三极管Ql基极连接，三级管Ql的基极和电阻R3的一端连接，三极管Ql的集电极和三极管Q2的基极相连，三极管Ql的集电极和电阻R2的一端相连，电阻R3的另一端和三极管Q2的基极相连形成回路，电阻R2的另一端和三极管Ql的发射极相连并接地，三极管Q2的集电极与逻辑控制电路连接；逻辑控制电路包含一个与门ANDl、两个非门NOTl和N0T2、一个或门ORl、一个JK触发器Dl ;第一驱动信号PWMA通过稳流放大电路放大后和与门ANDl的第一输入端、第一非门NOTl的输出端和与门ANDl的第二输入端相连，第二驱动信号PWMB经稳流放大电路放大后和非门NOTl输入端相连，第一驱动信号PWMA经放大后还和或门ORl的第一输入端相连，第二驱动信号PWMB经放大后还和或门ORl的第二输入端相连，或门ORl的输出端和第二非门N0T2的输入端相连，与门ANDl的输出端和触发器Dl的第一输入端J相连，第二非门N0T2的输出端与触发器Dl的第二输入端K相连，DSP控制器的时钟脉冲信号输出端与触发器Dl的时钟输入端相连。
[0006]进一步的，所述的DSP控制器采用德州仪器公司TMS320C2000系列DSP。
[0007]进一步的，所述整流电路的初级侧四个开关管的驱动信号分别由DSP控制器提供，其中第一开关管的驱动信号与第三开关管VT3的驱动信号互补，第二开关管VT2的驱动信号与第四开关管VT4的驱动信号互补。
[0008]与现有技术相比，本实用新型当控制器输出高电平时，三极管Ql和Q2都工作在放大区，Ql导通，此时逻辑控制电路正常工作；当信号电压变化时，Ql发射极电压会变化，Ql发射极的电压变化必然引起Q2工作状态的变化；Q2工作状态的变化，又会引起R2上电压的变化，R2上电压的变化又导致Ql工作状态的变化。如此就构成了一个闭环反馈回路，这个反馈回路的结果使得输出的放大控制信号更加稳定，所以本实用新型能够对传统的DSP输出信号进行稳流放大，抗干扰能力强，而且本实用新型电路结构简单，体积小，安装调整和技术维护都很方便。
【附图说明】
[0009]图1为本实用新型一种稳定形计算机开关逻辑控制器的结构示意图。
[0010]图2为本实用新型中纹路放大电路的结构示意图。
【具体实施方式】
[0011]下面结合【具体实施方式】对本专利的技术方案作进一步详细地说明。
[0012]请参阅图1?2，一种稳定形计算机开关逻辑控制器，包括逻辑控制电路、DSP控制器、稳流放大电路和整流电路，所述DSP控制器产生用于移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号以及第二驱动信号和用于逻辑控制电路的时钟脉冲信号，所述的逻辑控制电路输出用于驱动移相全桥同步整流电路中次级侧同步整流管的驱动信号；所述的稳流放大电路连接在DSP控制器和逻辑控制电路之间，用以对DSP控制器产生的驱动信号进行稳态放大；所述的稳流放大电路包括三极管Q2、三极管Q1、电阻R1、电阻R2和电阻R3 ；DSP控制器信号输出接口通过电阻Rl和三极管Q2的基极相连，三极管Q2的发射极和三极管Ql基极连接，三级管Ql的基极和电阻R3的一端连接，三极管Ql的集电极和三极管Q2的基极相连，三极管Ql的集电极和电阻R2的一端相连，电阻R3的另一端和三极管Q2的基极相连形成回路，电阻R2的另一端和三极管Ql的发射极相连并接地，三极管Q2的集电极与逻辑控制电路连接；逻辑控制电路包含一个与门AND1、两个非门NOTl和NOT2、一个或门ORl、一个JK触发器Dl ;第一驱动信号PWMA通过稳流放大电路放大后和与门ANDl的第一输入端、第一非门NOTl的输出端和与门ANDl的第二输入端相连，第二驱动信号PWMB经稳流放大电路放大后和非门NOTl输入端相连，第一驱动信号PWMA经放大后还和或门ORl的第一输