电平切换电路和电平切换装置的制造方法
【技术领域】
[0001]本发明涉及一种电平切换电路和电平切换装置。
【背景技术】
[0002]绝大多数数字电路都是采用高/低两电平方式来完成各种信号处理，高、低电平大小是由该电路的正、负电源的数值决定的:如1.8V、0V或3.3V、0V或5V、-5V等。
[0003]有少数特殊场合需要采用三电平(或三电平以上)来进行信号处理，如5V、0V、-5V或5V、-5V、-8V等。一般来说，这种应用多半是高速高压大功率驱动，最典型的就是CXD的驱动，它需要H-driver、V-driver、CSS-driver三种类型的高压大电流驱动器。H-driver、V-driver都是高压两电平驱动器，CSS-driver则是VH = 5V、VL = -5V、VLL = -8V的阶梯形三电平高压驱动器，而且VH、VL、VLL都需要在±2V内波动。
[0004]高压大功率三电平乃至多电平脉冲产生电路历来都是集成电路设计难点，因为它涉及多个电源域之间的快速切换，不仅要考虑管子的耐压特性还要考虑管子衬底的连接以及所使用工艺的限制等多个方面。
[0005]图1为一种现有三电平脉冲产生电路。控制信号Vh_in、Vl_in、Vll_in分别经过电平转换电路后，再经过反相器链驱动，送到第一 MOS管M1、第二 MOS管M2和第三MOS管M3的栅极，输出端out依次输出第一电平VH、第二电平VL和第三电平VLL。
[0006]第一 MOS管Ml导通时，输出端out输出第一电平VH，第一 MOS管Ml起着上拉作用。第二 MOS管M2导通时，输出端out输出第二电平VL，第二 MOS管M2起着下拉作用。第三MOS管M3导通时，输出端out输出第三电平VLL，第三MOS管M3也是起着下拉作用，而且在同一时刻第一 MOS管Ml、第二 MOS管M2和第三MOS管M3只能有一个管子导通，其它两个管子关断。
[0007]为了能让第一 MOS管M1、第二 MOS管M2和第三MOS管M3各自能够快速导通或关断，它们各自的栅极驱动电压信号应该能在尽量大的摆幅里快速翻转，但是又不能过大而将其栅极击穿。一般来说，高压管分两大类:第一类是高压管的栅极到源极之间的压差Vgs不能超过5?5.5V，源极到漏极Vds可以承受高压，即这类高压管的栅不能承受高压；第二类是高压管的栅极到源极压差Vgs可以为高压，如15V，25V等，源极到漏极Vds可以承受高压(但是耐压程度远比Vgs的高)。
[0008]第一类高压管的最小沟道长度一般为lum。第二类高压管的最小沟道长度则较大，如2um、3um等，整个芯片也会因此面积扩大很多，而且第二类高压管的工艺也比第一类高压管的复杂，昂贵，所以使用第二类高压管的设计出来的芯片综合成本就比第一类大得多。所以，高压管都是基于第一类高压管的，即第一 MOS管M1、第二 MOS管M2和第三MOS管M3的Vgs不超过5V。
[0009]为了使第一 MOS管Ml导通和截止，其栅极电压应分别为第一电平VH_5V(即图中的VH_m5)和第一电平VH0为了使第二 MOS管M2导通和截止，其栅极电压应分别为第二电平VL+5V(即图中的VL_p5)和第二电平VL。为了使第三MOS管M3导通和截止，其栅极电压应分别为第三电平VLL+5V(即图中的VLL_p5)和第三电平VLL。
[0010]三电平脉冲产生电路在第二电平VL和第三电平VLL的电压差值低于一个二极管导通电压即0.7V时，可以正常工作。但是，当第二电平VL和第三电平VLL的电压差值的绝对值大于0.7V以上时，就不能正常工作了。
[0011]例如，第二电平VL =-5V，第三电平VLL =-6V。当第二 MOS管M2导通，第一 MOS管Ml和第三MOS管M3关断时，输出端out为-5V ;接着第二 MOS管M2关断，第三MOS管M3导通(第一 MOS管Ml仍不通)时，输出端out应为-6V，但是，由于第二 MOS管M2衬底与源极连在一起为-5V，而第二 MOS管M2的漏极为-6V，那么第二 MOS管M2的衬底到漏极这个二极管就处于正偏状态而且正偏电压为IV，超过二极管的正向导通电压0.7V，于是该二极管导通，第二电平VL就会通过该二极管倒灌向输出端out，其结果就是不仅会使输出端out钳位在第二电平VL-0.7V(本例为-5.7V)，而且还将有很大的倒灌电流流过第二 MOS管M2，容易损坏该功率管。
【发明内容】
[0012]本发明解决的问题是现有现有电平脉冲产生电路出现的倒灌和输出电平钳位问题。
[0013]为解决上述问题，本发明提供一种电平切换电路，包括:第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管；
[0014]所述第一 MOS管的漏极连接第六MOS管的漏极并作为所述电平切换电路的输出端，所述第一 MOS管的栅极连接所述第二 MOS管的栅极、第四MOS管的漏极、第五MOS管的漏极，第一 MOS管的源极连接第二 MOS管的源极和第三MOS管的漏极；
[0015]所述第三MOS管的源极连接所述第六MOS管的源极；
[0016]所述第一 MOS管、第二 MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管的衬底均各自与其自身的源极连接；
[0017]所述第一 MOS管、第二 MOS管、第三MOS管、第五MOS管和第六MOS管为同类型的MOS管，所述第四MOS管与所述第一 MOS管为不同类型的MOS管。
[0018]可选的，所述第一 MOS管、第二 MOS管、第三MOS管、第五MOS管和第六MOS管均为NMOS管，第四MOS管为PMOS管，所述第三MOS管的源极、第六MOS管的源极和第五MOS管的源极均适于输入第一电压，所述第二 MOS管的漏极适于输入第二电压，所述第四MOS管的源极适于输入第三电压，所述第三电压比第二电压高4V至5V。
[0019]可选的，所述第一 MOS管、第二 MOS管、第三MOS管、第五MOS管和第六MOS管均为PMOS管，第四MOS管为NMOS管，所述第三MOS管的源极、第六MOS管的源极和第五MOS管的源极均适于输入第五电压，所述第二MOS管的漏极适于输入第六电压，所述第四MOS管的源极适于输入第七电压，所述第七电压比第六电压低4V至5V。
[0020]可选的，所述的电平切换电路还包括:
[0021]第一控制单元，适于控制所述第四MOS管在第二时间段内处于导通状态，在第三时间段内处于截止状态；
[0022]第二控制单元，适于控制所述第五MOS管在所述第二时间段内处于截止状态，在所述第三时间段内处于导通状态；
[0023]第三控制单元，适于控制所述第六MOS管在所述第二时间段内处于截止状态，在所述第三时间段内处于导通状态；
[0024]第四控制单元，适于控制所述第三MOS管在所述第二时间段内处于截止状态，在所述第三时间段内处于导通状态。
[0025]可选的，所述电平切换电路还包括:
[0026]所述第一控制单元包括:第一电平转换电路和第一反相器链，所述第一反相器链包括奇数个串联的第一反相器，所述第一电平转换电路的输入端适于输入第一控制信号，所述第一电平转换电路的输出端连接所述第一反相器链的输入端，所述第一反相器链的输出端连接所述第四MOS管的栅极，所述第一反相器的第一电源端电压和第二电源端电压分别与所述第二电压和第三电压的电压值相等；
[0027]所述第二控制单元包括:第二电平转换电路和第二反相器链，所述第二反相器链包括奇数个串联的第二反相器，所述第二电平转换电路的输入端适于输入所述第一控制信号，所述第二电平转换电路的输出端连接所述第二反相器链的输入端，所述第二反相器链的输出端连接所述第五MOS管的栅极，所述第二反相器的第一电源端电压与所述第一电压的电压值相等，所述第二反相器的第二电源端电压与所述第二反相器的第一电源端电压的电压值之差为4V至5V ;
[0028]所述第三控制单元包括:第三电平转换电路和第三反相器链，所述第三反相器链包括偶数个串联的第三反相器，所述第三电平转换电路的输入端适于输入第二控制信号，所述第三电平转换电路的输出端连接所述第三反相器链的输入端，所述第三反相器链的输出端连接所述第六MOS管的栅极，所述第三反相器的第一电源端电压与所述第一电压的电压值相等，所述第三反相器的第二电源端电压与所述第三反相器的第一电源端电压的电压值之差为4V至5V ;
[0029]所述第四控制单元包括:第四电平转换电路和第四反相器链，所述第四反相器链包括偶数个串联的第四反相器，所述第四电平转换电路的输入端适于输入所述第二控制信号，所述第四电平转换电路的输出端连接所述第四反相器链的输入端，所述第四反相器链的输出端连接所述第三MOS管的栅极，所述第四反相器的第一电源端电压与所述第一电压的电压值相等，所述第四反相器的第二电源端电压与所述第四反相器的第一电源端电压的电压值之差为4V至5V。
[0030]可选的，所述电平切换电路还包括:第七MOS管；
[0031]所述第七MOS管的漏极连接所述第一 MOS管的漏极，所述第七MOS管的源极适于输入第四电压，所述第七MOS管与所述第四MOS管为同类型的MOS管，所述第七MOS管的衬底与其自身的源极连接。
[0032]可选的，所述电平切换电路还包括:
[0033]第一控制单元，适于控制所述第四MOS管在第一时间段内处于截止状态，在第二时间段内处于导通状态，在第三时间段内处于截止状态；
[0034]第二控制单元，适于控制所述第五MOS管在所述第一时间段内处于导通状态，在所述第二时间段内处于截止状态，在所述第三时间段内处于导通状态；
[0035]第三控制单元，适于控制所述第六MOS管在所述第一时间段内处于截止状态，在所述第二时间段内处于截止状态，在所述第三时间段内处于导通状态；
[0036]第四控制单元，适于控制所述第三MOS管在所述第一时间段内处于导通状态，在所述第二时间段内处于截止状态，在所述第三时间段内处于导通状态；
[0037]第五控制单元，适于控制所述第七MOS管在所述第一时间段处于导通状态，在所述第二时间段内处于截止状态，在所述第三时间段内处于截止状态。
[0038]可选的，所述第一控制单元包括:第一电平转换电路和第一反相器链，所述第一反相器链包括奇数个串联的第一反相器，所述第一电平转换电路的输入端适于输入第一控制信号，所述第一电平转换电路的输出端连接所述第一反相器链的输入端，所述第一反相器链的输出端连接所述第四MOS管的栅极，所述第一反相器的第一电源端电压和第二电源端电压分别与所述第二电压和第三电压的电压