专利名称：防止数据溢出和下溢的再现设备和方法
技术领域：
本发明涉及一种从记录介质再现数据的设备和方法，尤其是指一种防止数据从解码器溢出或下溢的设备和方法。
近来，DVD(数字通用盘)-视频(下文中简称为DVD)已经被标准化，并且可期望变得非常普及。用MPEG(运动图像专家组)技术压缩的视频数据被记录在DVD上。DVD播放机从盘再现数据，在解码器部分对该数据解码，并把它输出到电视显示。
如果电视机具有解码能力，则DVD播放机可经过音频-视频(AV)总线与其连接，并且DVD播放机通过AV总线把解码的位流输出到电视机以解码。
然而，当数据被从DVD播放机通过AV总线传送到具有解码能力的电视机时，由于从电视机没有溢出/下溢状态反馈到DVD播放机，因此电视机解码器可根据AV总线的状态产生溢出或下溢。
因此，本发明的一个目的在于提供一种克服上述设备缺点的设备。
本发明的另一个目的在于防止诸如具有解码能力的电视机的解码装置产生溢出和下溢。
根据后面的详细描述，本发明的各种其它目的、优点和特征将变得显而易见，并且将在所附权利要求中特别指出其新颖性。
根据本发明，再现装置从记录介质再现编码数据，存储装置暂时保存再现的数据。提取器提取包含在与基准时间相比较的数据中的时间信息。控制器根据比较结果控制存储装置和再现装置，而由存储装置保存的数据被提供给传输线。
根据本发明，本设备包括复位设备，用于对基准时间进行复位，以正确地再现不连续的数据。
下面将结合附图利用举例详细描述本发明，附图中
图1是表示本发明再现设备应用到AV系统的例子的框图；图2是表示图1的DVD播放机结构例子的框图3是表示图2中所示的DVD播放机驱动部分结构例子的框图；图4是表示图3中所示的可变位率控制电路结构例子的框图；图5是说明图4中FIFO操作的流程图；图6是说明图3中拾取器操作的流程图；图7是表示图2中的DVD播放机解码器部分结构例子的框图；和图8是表示同步通信的示意图。
图1表示插入本发明的再现设备的AV系统的结构例子。在该例子中，DVD播放机从DVD再现视频信号，并把该视频信号以模拟形式施加到模拟电视机2。多个(在本实施例是3个电视机)数字电视机3-1到3-3通过AV总线5连接到DVD播放机1。每个数字电视机3-1到3-3分别具有内置解码器部分4-1到4-3，用于对从DVD播放机1经过AV总线5传送的编码数据进行解码，并把解码数据提供给各个数字电视机3-1到3-3以显示。
AV总线5可以是诸如IEEE(电气与电子工程师协会)1394高性能串行总线标准(下文中简称为1394协议)的数字接口。
图2表示DVD播放机1的内部结构例子。DVD播放机1包括驱动器部分11、多路分解器12和解码器部分13。驱动器部分11从盘再现数据，并把该数据输出到多路分解器12，在此数据被分解成音频数据、视频数据、和副图像数据。解码器部分13包括三个内置解码器，用于独立地解码音频数据、视频数据、和副图像数据。由解码部分13解码的数据被D/A变换器(未示出)进行D/A变换，并被提供给模拟电视机2(图1)。
来自驱动器部分11的多路复用输出数据被经过总线5提供给数字电视机3-1、3-2和3-3。
图3表示驱动器部分11的结构例子。主轴电动机21以规定速度驱动盘22(记录介质)。拾取器23向盘22发射一激光束以再现记录在其上的数据。来自拾取器23的输出被施加到RF电路24，其中RF信号被放大并被均衡到规定特性，并被提供给EFM+电路25和PLL电路26。PLL电路26从再现数据中提取时钟分量，并将该时钟分量输出到EFM+电路25，以解调从RF电路24提供的数据。
EFM+电路25的输出被提供给存储器管理单元(MMU)27，以便存储在DRAM28(动态随机存取存储器)中。此外，MMU 27进行检错校正处理(ECC处理)和从存储在DRAM 28中的数据中采样出为系统控制处理所需的信息。
从MMU 27输出的数据被提供给控制数据的时序的VBR(可变位率)控制电路29。该时间控制数据被传送到把数据变换为1394格式的1394传送电路30，并且变换的数据被传送到AV总线5。
VBR控制电路29以从MMU 27接收的数据量和提供给1394传送电路30数据量之差来产生控制信号。VBR控制电路29把控制信号提供给系统控制器31，以控制拾取器23对盘22的存取。
图4表示VBR控制电路29的结构例子。从MMU 27输出的数据被通过FIFO(先进先出)缓冲器41提供给1394传送电路30。从MMU 27输出的数据还被提供给系统时钟基准(SCR)提取电路42，该电路提取包含在此数据(时间信息)中的系统时钟基准(SCR)。提取的SCR被提供给比较电路43，并被经过开关45提供给计数器46。
比较电路43比较由计数器46产生的系统时钟(STC)(标准时间)和从SCR提取电路42接收的SCR，并把比较结果输出到控制器44。
控制器44根据由比较电路43确定的比较结果来控制FIFO 41，还检测在FIFO 41中的数据量。控制器44把相应于所检测数据量的控制信号提供给驱动控制器52，接下来根据该控制信号控制拾取器23(图3)。
复位电路47包括STC偏移计算电路48、减法器49和开关50。STC偏移计算电路48从包含在由DVD播放机(图3)再现的数据搜索信息-无缝-回放信息DSI-SML-PBI中的视频目标-视频-开始-显示时间(VOB-V-S-PTM)和视频目标-视频-结束-显示时间(VOB-V-E-PTM)中计算STC偏置。STC偏移计算电路48把计算结果提供给从计数器46的值中减去STC偏移的减法器49，并把减去的结果经过开关50提供给该计数器。如果STC偏移不是零的话，开关50可由STC偏移电路48操作并接通。
一旦从DVD播放机/接收到再现盘22的指令，则主轴电动机21以预定速度转动该盘。拾取器23存取盘22的规定光道并再现其中的记录数据。该再现信号被提供给对再现信号进行放大和均衡的RF电路24；该RF电路把放大和均衡后的信号提供给EFM+电路25和PLL电路26。PLL电路26从接收的信号中产生时钟分量，并把产生的时钟分量提供给EFM+电路25，该电路根据这个时钟分量解调对信号进行放大和均衡。所调制的数据被提供给MMU 27。
MMU 27把从EFM+电路接收到的解调数据存储在DRAM 28中。MMU 27还在存储于DRAM中的数据上执行纠错处理，纠错处理的结果被存储在VBR控制电路29的FIFO 41中。
在VBR控制电路29中，SCR提取电路42在从MMU 27接收的数据中提取SCR。在盘22再现处理开始之后紧接就开始执行预置处理，并且开关45被接通。由SCR提取电路42提取的SCR被经过开关45加载到计数器46，该计数器对27MHz频率的系统时钟进行计数。计数器产生STC作为基准时间，并把STC提供给比较电路43，比较电路43把从该计数器接收的STC与从该SCR提取电路接收到的SCR进行比较。比较结果被提供给控制器44。
结合图5的流程图将描述控制器44的操作。在步骤S1中，查询SCR是否等于STC。如果确定从再现数据中提取的SCR等于STC，则程序进到步骤S2，在此，控制器44从FIFO 41读出具有SCR的数据包，并允许FIFO41向1394传送电路30提供数据包数据。该1394传送电路把从FIFO 41接收的数据变换成1394格式，并把格式化的数据经过AV总线5提供给各个数字电视机3-1到3-3的每个解码器4-1到4-3。
步骤S1的比较处理是算出在AV总线5的传送时间，并将减去传送时间的STC与SCR进行比较。
控制器44根据FIFO 41的数据量执行图6的流程图中表示的处理步骤。在步骤S11中，查询表示FIFO 41写位置的写指针WP和表示该FIFO读位置的读指针RP之差是否等于或大于第一基准值RL(例如由经验确定的值)。如果WP和RP之差大于RL，则FIFO 41可能溢出，并且控制器44向驱动控制器52输出控制信号，以暂时停止由拾取器23对盘22的存取，如步骤S12所示。这样就防止了FIFO 41的溢出。
如果在步骤S11中确定的差小于基准值RL，或者如果已执行步骤S12的“ 停止存取”处理，则程序进到步骤S13。在此，控制器44确定WP和RP之差是否等于或小于第二基准值RS(也可是由经验确定的值)。如果WP和RP之差等于或小于第二基准值RS，则FIFO 41可能下溢并且程序进到步骤S14，在此，该控制器向驱动控制器52输出控制信号，以重新起动在步骤S12中已经暂时停止的存取操作，从而防止了FIFO 41的下溢。
如果在步骤S13中，确定WP和RP之差大于基准值RS，或者在完成步骤S14的重新起动操作之后，程序返回到步骤S11，并重复步骤S11-S14 。
由于控制器44执行上述控制操作以防止FIFO 41的溢出或下溢，因此数字电视机3-1、3-2和3-3的解码器部分4-1、4-2和4-3也分别防止了溢出和下溢。在数据被通过AV总线5传送到后，每个解码器部分4-1、4-2和4-3立刻对该数据进行解码(存取)。
复位电路47的STC偏移计算电路48计算为所谓的无缝再现所需的STC偏移。VOB-V-S-PTM表示在视频目标(VOB)中第一GOP(图像组)的第一视频帧的展示(显示)开始时间，而VOB-V-E-PTM表示在VOB中最后GOP的最后视频帧的展示(显示)结束时间。如果待解码数据包的STC是时间连续的，即，前一个数据包的VOB-V-E-PTM等于后一个数据包的VOB-V-S-PTM，那么两个数据包之差(STC偏移)是零。另一方面，如果待解码的两个数据包的STC不是时间连续的，则两个数据包之差不是零，并且除非STC被复位，否则两个数据包将被不正确地解码。
STC偏移计算电路48把计算出的STC偏移提供给减法电路49，该电路从计数器46的计数值(STC)中减去计算出的STC偏移。如果STC偏移不是零，则开关50接通，并且减法电路49的减法结果被经过开关50加载到计数器46，从而完成复位处理。例如，如果在规定的图像之后具有任意角度的图像被从具有不同角度的包括多个图像的图像流中选择，然后再现该图像，那么就获得连续(无缝)的图像。
复位操作也在解码器部分4-1、4-2和4-3中独立地进行，这将在下面参照图7进行说明。DVD播放机1的驱动器部分11与解码器部分4-1、4-2和4-3同时进行复位操作。
图7是解码器部分4-1的框图，其结构与解码器部分4-2和4-3相同。为简单起见，在此仅说明解码器部分4-1。
可根据IEEE 1394协议操作的解码器部分4-1的接收电路71从由AV总线5接收的数据中去除数据包标题，以将所接收的数据返回到最初的数据格式。接收电路71把重定格式的数据提供给多路分解器72，多路分解器72把该数据分解成音频数据、视频数据、和副图像数据。例如，多路分解器72把该视频数据提供给解码器73和SCR提取电路74。SCR提取电路74从该视频数据中提取SCR，并把该SCR提供给PLL电路75，PLL电路75产生与输入SCR同步的例如频率为27MHz的时钟信号，并把该时钟信号提供给解码器73。解码器73根据从PLL电路75提供的时钟信号对视频数据进行解码。所解码的视频数据被D/A变换(未示出)，此后被提供给相应的数字电视机(如，数字TV3-1)的CRT。
但应理解的是，虽然图7仅对视频数据的处理系统进行了描述，解码器部分仍包括用于对音频数据和副图像数据进行解码的类似系统。
因此，可以看出，驱动器部分11(图3)的1394传送电路30通过AV总线5把数据传送到解码器部分4-1的1394接收电路71；该1394接收电路去除数据包标题，并把其结果数据提供给多路分解器72。多路分解器72把数据分解成音频数据、视频数据、和副图像数据；SCR提取电路74从该视频数据提取SCR，并将其提供给PLL电路75，PLL电路75向解码器73产生与输入SCR同步的时钟信号，解码器73对该视频数据进行解码。
此外，PLL电路75响应于从STC偏移计算电路(未示出)接收的STC偏移来执行复位操作，该STC偏移计算电路类似于图4的STC偏移计算电路48。PLL电路75和复位电路47(图4)同时执行复位操作。
1394协议支持同步通信和异步通信。同步通信一般用于信息数据，而异步通信一般用于控制数据。图8示意地表示连接到总线5的AV设备之一被选择用于传送的同步通信。执行同步通信的各个AV设备被分配在具有125μs周期的各个周期开始数据包中的特定时域。例如，在分配的时域中，数据被作为同步Ch1或同步Ch2传送。如上所述，在同步通信中，通信是在一定的时间间隔内进行的。
另一方面，异步通信是在没有进行同步通信的分离的时域中进行的。异步通信时域的周期不需要恒定。
尽管已经参照一优选实施例对本发明作了详细表示和说明，很容易理解的是，在不背离本发明的精神和范围的情况下可做各种变型。例如，程序时钟基准(PCR)可用作时间信息而不是系统时钟基准S(CR)。应理解的是，任何相关时间信息都可利用，只要该时间信息能被包括在足够短的时间间隔的数据中。
虽然在此将DVD作为记录介质进行了描述，但本发明可采用其它记录介质；并且AV总线也不必局限于IEEE 1394协议。
权利要求
1.一种用于从记录介质再现编码数据并将再现数据传送到解码器以解码的设备，包括再现器，用于从所述记录介质再现数据，以提供所述再现数据；提取装置，用于提取包含在所述再现数据中的时间信息；基准时间发生器，用于产生基准时间；比较器，用于将所述提取的时间信息和所述基准时间进行比较，以产生比较结果；存储装置，用于在传送之前暂时保存所述再现数据；控制器，用于根据所述比较结果来控制所述存储装置和所述再现器；和传送器，用于将保存在所述存储装置中的数据传送到所述解码器。
2.如权利要求1所述的设备，其中所述时间信息是系统时钟基准时间。
3.如权利要求1所述的设备，其中所述基准时间是系统时钟。
4.如权利要求1所述的设备，还包括复位装置，用于对所述基准时间进行复位。
5.如权利要求4所述的设备，其中所述解码器包括用于采用所述时间信息对从所述存储设备传送的数据进行解码的装置，和用于对所述时间信息复位以解码的装置；和其中所述复位装置与在所述解码器设备中对所述时间信息的复位同时对所述基准时间进行复位。
6.一种用于从记录介质再现编码数据并将再现数据传送到解码器的方法，包括如下步骤从所述记录介质再现数据，以提供再现数据；提取包含在所述再现数据中的时间信息；产生基准时间；将所述提取的时间信息与所述基准时间进行比较，以产生比较结果；在传送之前暂时保存所述再现数据；根据所述比较结果来控制数据的再现和数据的保存；和将暂时保存的数据传送到所述解码器。
全文摘要
一种再现设备,能再现数据以解码而不使解码器溢出或下溢。包含在再现数据中的时间信息被提取,与基准时间比较,并根据这种比较,控制这种数据的再现和暂时保存。如果再现出不连续数据,暂存装置(如,FIFO缓冲器)的写和读时序及解码器的时序可同时复位。
文档编号G11B7/00GK1177798SQ9711860
公开日1998年4月1日 申请日期1997年9月10日 优先权日1997年9月10日
发明者柳原尚史, 堀口麻里 申请人:索尼公司