专利名称：读通道和伺服通道集成的同步数字解调器的制作方法
技术领域：
本发明背景本发明涉及数据存储装置内的伺服系统，并尤其涉及伺服系统内位置误差信号(PES)的解调。
数据存储装置，例如磁盘驱动器，将数据存储在记录介质上。记录介质通常被分为多个平行的数据磁道。磁盘驱动器内，数据磁道相互同心地排列，垂直于磁盘半径。通过驱动器臂由转换器或“磁头”对位于所需数据磁道的数据进行存储和检索。
在闭环伺服系统的控制下，该闭环伺服系统建立在存储于磁盘表面的专用伺服区的伺服数据基础上，驱动器臂在半径方向上跨过磁道移动磁头。该伺服区与磁盘表面或专用于存储伺服信息的独立磁盘表面的数据扇区相交错。当磁头滑过伺服区时，它产生一回读伺服信号，该信号识别磁头相对所需磁道中线的位置。在该位置的基础上，伺服系统转动驱动器臂，调整磁头的位置，这样磁头向所需位置移动。
伺服区的模式有若干类，例如“零式”伺服模式，“分裂脉冲串幅度”伺服模式，以及“相位式”伺服模式。零式伺服模式包括至少两个区，这两区以互相已知的相位关系被写入。第一区为“相位”区或“同步”区，该区用于将读通道的相位和频率锁为读信号的相位和频率。第二区为位置误差区，该区用于识别磁头相对磁道中线的位置。
当磁头滑过位置误差区时，读信号的幅度和相位指示为磁头偏置相对磁道中线的幅值和方向。位置误差区具有零式磁化模式，这样当磁头直接跨立磁道中线时，回读信号的幅度为理想的0。当磁头移开所需磁道中线时，读信号的幅度提高。当磁头位于所需磁道中线和相邻磁道中线之间的一半位置时，读信号具有最大幅度。中线一侧的磁化模式与中线另一侧的磁化模式位相相差180°。由此，读信号的相位指示磁头位置误差的方向。
为了控制伺服系统，每滑过一位置误差区就发出一位置误差值。通常，位置误差值的幅值表示磁头距离磁道中线的位置，位置误差值的正负号表示磁头移位的方向。一般通过对与位置误差区有关的读信号进行解调，来形成位置误差值。在同步过程中，因为相位区以与位置误差区有已知和固定的相位关系被写在已知存储介质上，来自位置误差区的读信号的确切相位可以通过相位区的读信号得到。锁相环(PLL)常用于获得相位区的相位，该相位信息用作对位置误差区进行解调。
通过发出一解调信号，例如方波，具有与读信号基波分量相同的相位和频率，然后用模拟技术，将读信号与解调信号相乘，对读信号进行解调。该乘积在对应位置误差区中间圈的时窗内求积分。该结果为伺服模式内磁头相对存储介质上的所需位置的位置误差。该过程本质上指示了特定频率点处读信号的幅度和相位。位置误差值的正负号表示磁头相对所需位置所处的方向。
虽然采用模拟技术进行读信号的解调可以得到非常准确的位置误差值，但是这种解调的类型很难与集成电路相结合作为占优势的数字数据通道。这提高了伺服系统的整个成本和复杂程度。
本发明针对这些及其他问题，提供优于现有技术的优点。
本发明综述本发明涉及解决上述问题的同步数字解调器和方法。
本发明一方面提供了一种方法，在读磁头滑过存储装置的介质上的用户数据区和伺服区时，对读磁头分别形成的用户数据波形和伺服波形构成的读信号进行解调。该方法包括将用户数据波形按照用户数据采样速率转换为一系列数字用户数据值，然后将这一系列数字用户数据值加到用户数据检波器电路。该伺服波形按照伺服采样速率(它与用户数据采样速率无关)转换为一系列数字伺服值。然后对该一系列数字伺服值用伺服波形进行同步解调，从而产生表征读磁头相对介质上某一位置的位置误差的位置误差值。
本发明的另一个方面提供一磁盘驱动器存储装置，用于存取存储介质上的数据。该磁盘驱动器包括一读磁头，一读通道，一伺服通道和一伺服系统。当读磁头分别滑过存储介质上的用户数据区和伺服区时，该读磁头产生一用户数据波形和一伺服波形。读通道包括一第一模数(A/D)转换器，和一用户数据检波器电路。第一A/D转换器与读磁头耦合，并具有一用户数据采样速率。用户数据检波器电路与第一A/D转换器耦合。伺服通道包括一第二A/D转换器和一数字伺服解调器。第二A/D转换器与读磁头耦合，并具有一与用户数据采样速率无关的伺服采样速率。数字伺服解调器与第二A/D转换器耦合，并具有一位置误差输出，该输出表示读磁头偏离存储介质上位置的距离和方向。伺服系统与伺服通道耦合，以基于部分位置误差的输出确定存储介质上方读磁头的位置。
本发明的另一个方面是提供一磁盘驱动器存储装置，用于存取介质上的数据。该磁盘驱动器存储装置包括一伺服结构和集成的读和伺服通道。该伺服结构根据磁头相对介质的位置误差对介质上方的磁头进行定位。集成的读通道和伺服通道接收来自磁头的用户数据信号和伺服信号，并产生与伺服信号同步的位置误差。
图2为
图1所示的磁盘驱动器内读通道和伺服通道的框图。
图3为本发明一个实施例和现有技术中采用的零式伺服磁化模式的主要部分的示意图。
图4表示按照图3所示模式的磁头滑过位置误差区，并直接跨立磁道中线时产生的部分读信号的波形示意图。
图5表示磁头定位于所需磁道中线一侧所产生的部分读信号波形示意图。
图6表示磁头定位于所需磁道中线另一侧所产生的部分读信号波形示意图。
图7为根据本发明一实施例，更详细说明图2中伺服通道的框图。
图8为表示图7所示的在时间上解调器电路中的各种波形示意图。
图9根据本发明另一个实施例，用于归一化位置误差幅值的归一化电路的框图。
图10表示如图7所示的伺服通道内A/D转换器采用的位置误差幅值的均方根(RMS)误差作为量化比特数的函数的图形。
图11表示各种解调信号的位置误差幅值的信噪比(SNR)作为伺服突发脉冲频率的图形，该伺服突发脉冲频率根据脉冲—脉冲间隔确定。
较佳实施例的详细说明图1为磁盘驱动器100的简化框图，该驱动器包括驱动器控制器102，伺服控制处理器104，功率放大器106，驱动机构装置108，磁盘组110，一个或多个前置放大器112，读通道114，伺服通道116，写通道118。磁盘组110包括支撑一个或多个轴向排列磁盘122的主轴120。虽然图1给出了四个磁盘122，磁盘组110还可以包括任意个数的磁盘。每个磁盘122有带同心数据磁道的第一和第二记录面，用于在磁道内以编码为磁通量翻转的形式，存储用户数据。驱动机构装置108包括一支撑一个或多个磁道存取臂130的基座128。各个磁道存取臂130与至少一个悬臂132耦合，该悬臂支撑一记录磁头，例如一读和写磁头，用来存取相应磁盘表面的数据。
驱动器控制器120通常为一微处理器或数字计算机，并与控制多个驱动器的主机系统或另一个驱动器控制器耦合。在写操作过程中，驱动器控制器102接收主机系统发出的表示数据即将写在一个或多个磁盘122上的指令信号。为响应指令信号，驱动器控制器102将位置请求信号提供给伺服控制处理器104，该位置请求信号表示特定的磁道或柱面，且驱动机构装置108要将悬臂132和其相关的写磁头定位在该特定磁道或柱面上。伺服控制处理器104将位置请求信号转换为诸如电流之类的模拟信号，该电流被功放器106放大，然后提供给驱动机构装置108。为响应模拟位置信号，驱动机构装置108沿径向将悬臂132和其相关的写磁头的位置定位于所需磁道。
驱动器控制器102提供待存储的用户数据给写通道118。写通道118按照所选解码方案，通过控制电流流过适当的一个或多个写磁头的方向，对数据进行编码，然后将编码数据写入所需磁道。
在读操作中，驱动器控制器102接收主机系统发出的指令信号，该信号表示一个或多个磁盘122的某个部分待存取。为响应指令信号，驱动器控制器102将位置请求信号提供给伺服控制处理器104，该请求信号表示待存取的磁道。伺服控制处理器104响应位置请求信号，再次通过放大器106控制悬臂132和其有关读磁头的位置。
当读磁头滑过所需磁道内的磁盘表面时，磁道内的磁化模式在读磁头内产生一读信号，该信号含有已写在磁盘表面上的编码数据。该读信号提供给前置放大器112，该放大器将读信号进行放大，并将它提供给读通道114和伺服通道116。在内嵌式的伺服方案中，磁盘122表面上的伺服扇区与用户数据扇区相互交错。当读磁头滑过数据扇区时，读通道114对来自读信号的编码数据进行解码，以恢复原始用户数据，然后将已恢复的用户数据通过数据输出140传递给驱动器控制器102。
当读磁头滑过伺服扇区时，伺服扇区内的磁化模式产生读信号内的许多伺服脉冲串，该读信号提供一读磁头在磁盘表面的所需磁道内的位置的指示。伺服通道116对伺服脉冲串进行解调，确定磁头的当前位置，并在PES输出端142发出一位置误差信号(PES)估计值，该估计值表示位置误差的幅值和方向。伺服控制处理器104监控PES，并在磁头当前位置和驱动器控制器102接收到的所需位置的基础上，伺服控制处理器调整加到驱动机构装置108上的电流。
如图2所详细的表示，伺服通道116具有一同步数字解调器和一可编程模数(A/D)采样速率。采样速率可由伺服控制处理器104通过采样速率输入端144进行编程。伺服控制处理器104将可变的采样速率加载在伺服通道116上，该采样速率表示所需的采样速率。该可变的采样速率可以在启动时一次性地加载，或按照所需周期性地更新。在一实施例中，伺服控制处理器104运行最优化例程，该例程通过首先改变可变的采样速率，然后对PES输出端142产生的PES估计值进行监控，从而选取一优化的采样速率。
图2为根据本发明一实施例，详细表示读通道114和伺服通道116的框图。读通道114和伺服通道116最好集成在同一集成电路150上。集成电路150有一与前置放大器112(图1所示)耦合的读信号输入端152。前置放大器112发出的读信号穿过低通滤波器102，分别至读信号输入端154和读通道114的156，以及伺服通道116。
读通道114包括模数(A/D)转换器204，锁相环(PLL)，和采样时钟电路206，有限脉冲响应(FIR)滤波器208和用户数据检波电路210。读通道A/D转换器204采样经滤波的读信号，并将该采样转换为一系列表示各个连续采样时间处读信号幅值的数字值。因为磁盘122的转速随时间变化，并随读磁头的径向位置而变化，电路206内的PLL用以锁定在读信号内的相位和数据的跳变频率。电路206内的PLL发出一采样时钟信号220，其所选频率可以准确并可靠地从经滤波的读信号中恢复数据。采样时钟信号220加到一A/D转换器204的采样时钟输入端。A/D转换器204发出的数字值序列由FIR滤波器208进行滤波，并加到用户数据检波电路210的输入端。
用户数据检波电路210用检波方法，该方法与写通道118(如图1所示)数据编码所采用的编码方案相匹配，从一系列数字值中恢复编码用户数据。例如，检波器210可以采用许多电路或方法中的一种，例如Viterbi检波器，判断反馈均衡(DFE)，采用判断反馈的固定时延树搜索(FDTS/DF)，缩减态序列检测(RSSE)或部分响应，最大似然(PRML)。电路208检测并解码用户数据后，将已恢复的用户数据提供给数据输出端140。
伺服通道116包括伺服A/D转换器250，数字伺服解调器252，PLL254，可编程频率合成器256和可变采样速率寄存器258。伺服A/D转换器250接收已过滤的读信号读输入端156，并在读磁头滑过磁盘表面上的伺服扇区时，按照等于或高于奈奎斯特的速率进行采样，并将采样转换为A/D输出端270上的一系列数字伺服采样值。伺服PLL254锁定磁盘表面上的伺服扇区部分形成的读信号的相位和频率，并提供一时钟输出272给可编程频率合成器256。合成器256通过将从PLL254接收到的时钟信号的频率与存储在寄存器258的可编程可变采样速率进行乘或除，产生一伺服采样时钟信号260。寄存器258有一与采样速率输入端144耦合的输入端276，用以接收来自伺服控制处理器104的可变采样速率。伺服采样时钟信号260加到A/D转换器250上，用来控制转换器的采样速率。数字伺服解调器252对A/D转换器250提供的一系列数字伺服采样值进行同步解调，在PES输出端142形成位置误差估计值，这将参考以下的图7做出说明。
在图2所示的实施例中，读通道114和伺服通道116具有各自的A/D转换器。这使量化比特数和各个待选转换器的采样速率互不相关。读通道内较佳的量化比特数通常根据读和写通道内所采用的数据编码的类型和解码方案。但是，对伺服通道116，A/D转换器250内量化比特数越大，位置误差内的均方根误差(RMS)越小。读通道114和伺服通道116的较佳采样速率也可能互不相同。典型伺服扇区形成的脉冲串频率通常小于典型数据扇区形成的脉冲串频率。采用独立的A/D转换器允许独立采样速率和量化比特数。
图2所示的实施例的另一个优点在于，因解码器252为数字解码器，如果必要，伺服通道116可以在相同的集成电路上集合为读通道114。并不需要一单独的模拟解码器电路。从而降低了成本，提高了各个通道设计灵活性。虽然模拟解调是数字解调根据PES精确度可以实现的极限情况，倘若因合理降低电路复杂性导致较少丧失精确度，那么用数字解调替换模拟解调也是可接收的。
图3为其中一个磁盘122上伺服扇区300内的零式伺服磁化模式的基本部分示意图。该伺服模式用在本发明一实施例和现有技术中。给出的磁盘122的径向尺寸表示为垂直方向，磁盘122的角度大小表示为水平方向。箭头302表示下行磁道的方向，或磁盘122的角度大小。箭头304表示跨磁道方向，或磁盘122的径向尺寸。图3给出4个磁道的中心310，311，312，和313，分别标示为“1”，“2”，“3”，“4”。读磁头316与磁道中心“2”沿跨磁道方向304对准。
图3内阴影区对应与非阴影区相反的磁场极性部分。例如，在纵向记录系统内，如果非阴影区内的纵向磁化形状为从右到左，该阴影区内纵向磁化将为从左至右。在这些部分，磁化介质在两个纵向被饱和，如数字磁记录内的标准实现方式。
伺服扇区300包括前导区320，“同步”或“相位”区322，中间区324，位置误差区326和后尾区328。前导区320，中间区324，和后尾区328都可以“空置”为图3所示，或还包括附加伺服数据。例如，前导区320包括一写恢复区，中间区324可以包括一磁道号和一扇区号。相位区322包含径向相干的磁性转变。当磁头316滑过相位区322时，相位区322内的磁化模式在磁头316输出端感应出一振荡信号。位置误差区326含一零式磁模式。位置误差区326内的零式磁模式以预定的相位关系写入到相位区322内的磁模式内。位置误差区326也包括一组相对初始的，正常零脉冲串模式偏差一半磁道宽度形成的正交零模式(未画出)。
一PLL，例如图2中的PLL254，通常用于锁定相位区322感应产生的振荡信号的相位和频率，并形成一相位同步于振荡信号相位的解调或混合信号。该解调信号用于对来自位置误差区326的位置误差信号进行解调。在现有技术中，对读信号的解调涉及到将解调信号乘以模拟读信号，并对该结果进行积分，从而形成位置误差值。因为零式伺服模式是以与相位区相同的频率并以固定的相位关系写入相位区，两信号相乘或者产生一正整流信号，或者产生一负整流信号。在磁道中央，该整流信号的幅值为0，因为在磁道中央的位置误差信号为0。如果磁头316偏离到磁道中央的一侧，该整流信号为正，如果磁头316偏离到磁道中央的另一侧，该整流信号为负。
为了将回读信号的幅值保持在与磁头316径向位置无关的同一尺度范围内，相位区322也常用于自动增益控制(AGC)。自动增益控制用于归一化已解调的位置误差，以保持跨磁道方向304内相同的斜度(增益)。
图4表示当磁头316滑过位置误差区326并跨立磁道2的中线311时，部分读信号的波形示意图。磁头316发出的该读信号基本上为0。图5表示当磁头316分别处于磁道1和2中线310和311的中途时，部分读信号的波形示意图。图6表示当磁头316分别处于磁道2和3中线311和312的中途时，部分读信号的波形示意图。图6中的读信号与图5中读信号相位相差180°。就是该相位差根据磁头316偏离磁道中心哪个方向，导致整流信号为正或负。
图7根据本发明一实施例，详细给出带有解调器252的伺服通道116框图。伺服解调器252包括解调信号发生器400，定时电路402，符号电路404，乘法器406，累积器408，和PES输出端142。该经滤波的读信号加到读输入端156，该输入端与伺服A/D转换器250和PLL254和定时电路402耦合。如上所述，A/D转换器250按照等于或高于奈奎斯特速率采样经滤波的读信号，并在A/D输出端270将该采样信号转换为许多数字伺服值。A/D输出端270的多个数字伺服值加到乘法器406的输入端412上。
解调信号发生器400具有一输入端414，用于接收来自PLL414的输出端272的时钟信号，并相应在输出端414产生一方波解调信号，该信号与已滤波的读信号的相位和频率同步。
符号电路404耦合在解调信号发生器400的输出端416和乘法器406的输入端410中间。符号电路400采样解调信号的符号，在符号输出端420产生一系列数字符号值(如“0”和“1”的序列)，该数字符号值序列被乘法器406乘以多个数字伺服采样。符号输出端420在“0”和“1”(例如“正”和“负”)之间以每半个解调信号的周期进行转换。在另一个实施例中，解调信号发生器400产生一系列带符号的数字字，由乘法器406将该数字字序列与对应伺服采样值相乘。
方波解调信号发生器和符号电路都可以相当简单地实现并提供一高质量的位置误差信号，如上所述。在另一个实施例中，可以采样另一个解调信号，例如正弦波(正弦和余弦)或匹配滤波器信号。用这些不同的解调信号，可以将数字伺服采样值与对应的解调信号采样值相乘。
解调信号符号为负时，每隔半个时钟周期，乘法器406实质上将数字伺服采样值的符号“翻转”或“反相”，可能还包括增益。当解调信号的符号为正时，数字伺服采样值的符号并不反相。乘法器输出端430给出了加到累积器408输入端的多个带符号的解调伺服采样值。
在所选时窗期间，累积器408将输出端430处的带符号的解调伺服采样值进行累积，在输出端432得到一换算的PES估计值。输出端432与PES输出值进行累积，在输出端432得到一换算的PES估计值。输出端432与PES输出端142耦合。累积器408具有一使能输入434，该输入端与定时电路402的PES使能求和输出端440耦合。定时电路402在紧接检测到的同步或伺服寻址标志(“SAM”)的预定时间耦合，例如，在中间区324(图3所示)启动FES使能求和输出440。定时电路402与通过PLL254的输出端272的经滤波的读信号的相位和频率同步。在较佳实施例中，在位置误差区326的中间圈期间，PES使能求和输出端440启动累积器408，将多个伺服采样值的位置误差部分进行累积，并由此在累积器输出端432产生一位置误差估计值。
累积器输出端432的位置误差估计值的符号表示磁头316在与磁道中线相关的哪个方向。位置误差估计值的幅值代表磁头316偏离磁道中线有多远。伺服控制处理器104(图1所示)采用该带符号的位置误差估计值来控制磁头316相对磁盘122编码上所需磁道中线的径向位置。
数学上，磁盘表面上某个径向位置处的位置误差信号(PES)可以表示为PES=Σn=0N-1r(nTs)·δ(t-nTs)·mx(fSB,φSB,nTs)---(1)]]> 其中r()为来自记录磁头316的读信号，n为样本数，Ts为采样周期，δ()为狄喇克δ函数(冲击函数)，sgn[]为符号函数，fsB为伺服脉冲串频率，rIDEAL为理想读信号，φSB为将解调或混合信号的基频与解调信号基频分量对准所需的伺服脉冲串相位偏置。方程式2定义的信号mx表示多个可能的解调信号，包括一方波，恒频正弦，和匹配滤波器信号(等效于理想读信号)。由于已知解调信号和来自位置误差区326的读信号的相位同步，按照奈奎斯特速率采样对读信号进行适当解调。在奈奎斯特速率下，因为零交叉采样为0，数字伺服解调器252实质上在峰值进行采样。
图8表示时间轴500上伺服通道116内的各种波形的示意图。502线表示在读输入端156接收到的读信号。读信号包括一由读磁头在滑过磁盘表面上用户数据区时产生的用户数据波形503。读信号还包括读磁头滑过磁盘表面上伺服区，例如图3中的伺服扇区300，产生的一组伺服波形504和505。伺服处产生的多个数字伺服值表示在506。每个点代表相应样本的伺服波形505的幅度和符号。波形508代表解调信号发生器400发出的解调方波。波形509代表定时电路402的使能输出端440产生的PES使能求和信号。在时间为T1处激活PES使能求和波形，在时间为T2处失能，由此确定一位置误差区累积时窗510，在该时窗中，为产生一位置误差区傅立叶系数，使能累积器408。
在某个实施例中，在用以控制伺服系统之前，对累积器输出端432产生的带符号的位置误差估计值进行归一化。一归一化电路600被图9所示的这些实施例所采用。归一化电路600包括相位区存储器602，采样和保持电路604和除法电路606。乘法器406(图7所示)的输出端430处产生的数字伺服采样值加到相位区存储器602的数据输入端。
相位区累积器602具有一与定时电路402的附加输出端612耦合的使能输入端610。在相位区322的中间圈(图3所示)，定时电路402激活一相位区使能求和信号。在相位区使能求和信号激活以在累积器输出端614发出一参考幅值时，相位区累积器602累积该数字伺服采样值。参考幅值存储在采样和保持电路604中，同时，在PES存储器408内对未折合的位置误差值进行估计(如图7所示)。因为相位区322和PES区326发生在读信号的不同时间，需要用到采样和保持电路604。当未折合的位置误差值出现在PES存储器408的输出端432时，它被除法电路608内采样和保持电路604存储的参考幅值相除。除法电路608的输出端为一归一化的位置差估计值，该除法电路的输出端与PES输出端142耦合。相位区和PES区的长度并不需要一致，只要两个区之间的圈数比率已知，且在归一化过程中被计及。在另一个实施例中，采用一高精度的自动增益控制电路，来对PES估计值进行归一化。
参考图7，伺服A/D转换器250在伺服波形基频的整数倍数下采样PLL254检测到的经滤波的读信号，或按照通过读信号的先期采样次数的非整数倍数采样速率，采样经滤波的读信号。在一较佳实施例中，伺服A/D转换器250具有一比读信号每周期五个采样值更高的先期采样速率，该采样率使PES估计值与噪声的比率最大化。
图2和图7所示的同步解调器被模拟以判定伺服A/D转换器250内量化比特数和伺服A/D转换器250采样速率的影响。本发明同步解调器产生的带符号的位置误差估计值品质的一测量值为其拒绝噪声量。电子噪声是最简单的一种情况，常常被认为是加性高斯白噪声(AWGN)。在模拟过程中，AWGN被加到未加处理的读信号上，该读信号经低通滤波，以有助于消除加性噪声的某些影响，最后进行解调。
图10表示轴700上的位置误差幅值的均方根(RMS)误差为轴702上伺服A/D转换器250用于采样读信号时量化比特数的函数的曲线图。RMS误差越高，PES估计值的品质越低。假定模拟时，未处理的信噪比(SNR)为20dB。在此SNR定义为解调器带宽上孤立的读脉冲零点—峰值电压的平方与噪声功率之比。
从速率和成本观点看，希望伺服A/D转换器250内有较少的比特。704线表示同步模拟解调方法中RMS误差为量化比特数的函数。因为一模拟同步解调方法并不用到采样，这是针对测量本发明的同步数字解调器的较好基准。对同步模拟方法来说，704线表示的RMS误差约-46dB。706线表示RMS误差作为同步数字解调器的量化比特数的函数，其中伺服A/D转换器250按照读信号频率的整数倍数采样读信号(例如每周期4个采样数)。708线表示RMS误差作为同步数字解调器的量化比特数的函数，其中伺服A/D转换器250按照非整数倍数采样读信号，每周期至少5个样本的先期的采样速率。对较小数目的量化比特来说，先期采样方法胜过非先期采样方法。例如采用5个量化比特的先期采样方法超过非先期的采样方法9dB。这种性能增益的原因是先期采样类似一种伺服A/D转换器250的抖动输入，有助于减轻量化误差。
图10给出采样速率和量化比特之间的折衷，因为对先期采样方法来说，比非先期的采样方法需要在每个周期进行更多的采样。图10还表示量化比特数的选择对于得到一品质较好的PES估计值至关重要。一典型的部分响应最大似然读通道具有6个量化比特。如果用户数据A/D转换器的输出端用以除用户数据外还对伺服数据进行数字化，这个量化比特数将形成具有一相对较大RMS误差的PES估计值。采用独立的A/D转换器来对用户数据和伺服数据进行数字化，由此允许使每个通道的量化比特数达到最优化。
如上所述，对伺服通道来说，A/D采样速率最好与读通道的A/D采样速率无关。来自伺服扇区的伺服脉冲串的理想频率通常低于来自数据扇区的数据脉冲串的理想频率。图11表示800轴上位置误差幅值的SNR作为802轴上伺服间距(SSP)的函数的曲线图。伺服间距表示为SSP=(TSB/2)pw50---(3)]]>其中pw50为记录磁头的孤立的过渡阶跃响应的最大幅值处的脉宽。804线表示SNR作为对于匹配滤波器解调信号的伺服间距的函数。806线代表SNR作为对于方波解调信号的伺服间距的函数。图11给出SNR与1.5和2.0的SSP值之间每一个这些解调信号峰值的SSP的关系。例如，如果从SNR和其他考虑来说，2.0是SSP的最佳选择，伺服脉冲串频率，fSB＝1/TSB，对于10纳秒的pw50是25MHz。该伺服脉冲串频率相当地低于用户数据读通道内端正常频率。采用独立采样速率使用户数据通道和伺服通道相互无关，且最优化。
不需要独立的读通道和伺服通道A/D转换器。在一实施例中，读通道和伺服通道共享同一A/D转换器，但采用不同的选通采样时钟信号来使A/D转换器工作。当磁头滑过数据扇区时，第一数据采样时钟信号加到A/D转换器上。当磁头滑过伺服扇区时，第二伺服采样时钟信号加到A/D转换器上。但是，可能需要独立的A/D转换器，这样比特数和各个A/D转换器可以分别优化。也可能用另一种配置。例如，数据和伺服PLL和频率合成器可以通过数据和伺服扇区之间的寄存器258进行组合和再次编程。
总之，本发明的一方面涉及一种对用户数据波形503和伺服波形504，505构成的读信号进行解调的方法，这些波形是读磁头316分别滑过存储装置100内的介质122上的用户数据区和伺服区时，由读磁头316产生。该方法包括以下步骤(a)将用户数据波形503在用户数据采样速率下转换为一系列数字用户数据值；(b)将该数字用户数据值加到用户数据检波器电路210上；(c)将伺服波形506按照伺服采样速率转换为一系列数字伺服值506，该采样速率与用户数据采样速率无关；(d)用伺服波形504，505对该一系列数字伺服值506进行同步解调，产生一表示读磁头316的相对介质122上位置的位置误差值。
在一实施例中，伺服采样速率为伺服波形504，505基频的整数倍数。另一个实施例中，伺服采样速率为伺服波形504，505基频的非整数倍数；例如对伺服波形504，505每个周期大于5个样本。
第一锁相环206发出一用户数据时钟信号，作为用户数据波形503的函数，根据用户数据时钟信号，产生第一采样时钟信号220。第一采样时钟信号220加到第一A/D转换器204，使第一A/D转换器204在用户数据采样速率下工作。第二锁相环254发出一伺服时钟信号272，作为伺服波形504的函数，根据伺服时钟信号272，产生第二采样时钟信号260。第二采样时钟信号260加到第二A/D转换器250上，使第二A/D转换器250在伺服采样速率下工作。在一实施例中，一可变采样速率存储于可编程寄存器258中，存储在可编程寄存器258内的可变采样速率对伺服时钟信号272进行修正，以产生伺服采样时钟信号260。
通过产生一来自伺服时钟信号272的解调信号508，对伺服波形505进行解调，其中解调信号508与伺服波形504的基波相位和频率同步。一系列数字伺服值506的与解调信号508相乘，以形成多个解调伺服值。该多个解调伺服值累积产生位置误差值142。
本发明的另一个方面提供一磁盘驱动器存储装置100，用于存取存储介质122上的数据。该磁盘驱动器100包括一读磁头316，一读信道114，一伺服通道116和一伺服系统104，106，108。当读磁头316滑过存储介质上的用户数据区和伺服区时，读磁头316分别产生一用户数据波形503和一伺服波形505。读信道114包括一第一模数转换器204和用户数据检测器电路210。第一A/D转换器204与读磁头316耦合，并具有一用户数据采样速率。用户数据检测器电路210与第一A/D转换器204耦合。伺服信道116包括一第二A/D转换器204。伺服信道116包括一第二A/D转换器250和一数字伺服解调器252。第二A/D转换器250与读磁头316耦合，并具有一与用户数据采样速率无关的伺服采样速率。数据伺服解调器252与第二A/D转换器250耦合，并具有一代表读磁头316偏离存储介质122上位置的位置和方向的位置误差输出142。伺服系统104，106，108与伺服信道116耦合，基于部分位置误差的输出142，确定存储介质122上读磁头316的位置。
本发明的另一个方面提供一磁盘驱动器存储装置100，用于存取存储介质122上的数据。该磁盘驱动器100包括一伺服结构104，106，108和读与伺服集成通道114，116。伺服结构104，106，108根据磁头316相对于介质122的位置误差，确定介质122上磁头316的位置。该集成读通道114和伺服通道116接收来自磁头316的一用户数据信号503和一伺服信号504，505，产生与伺服信号504，505同步的位置误差。
应该理解的是，虽然在前面的说明中，结合本发明各个实施例的详细结构和功能，已经给出了本发明许多特征和优点，这种介绍仅为说明性的，可以细节上进行变化，特别是本发明原理范围内对各个部分的结构和布置变化为附加权项所给出的更宽泛的，普遍的含义。
权利要求
1.一种用于对用户数据波形和伺服波形构成的读信号进行解调的方法，该波形是读磁头滑过存储装置内介质上的用户数据区和伺服区时，分别由读磁头产生，其特征是，该方法包括以下步骤(a)将用户数据波形在用户数据采样速率下，转换为一系列数字用户数据值；(b)将所述一系列数字用户数据值加到用户数据检测器电路；(c)将伺服波形在伺服采样速率下，转换为一系列数字伺服值，该采样速率与用户数据采样速率无关；以及(d)与伺服波形同步对所述一系列数字伺服值进行解调，产生一表示读磁头相对于介质上某一位置的位置误差的位置误差值。
2.根据权利要求1所述的方法，其特征是，转换步骤(c)中的伺服采样速率为伺服波形基频的整数倍数。
3.根据权利要求1所述的方法，其特征是，转换步骤(c)中的伺服采样速率为伺服波形基频的非整数倍数。
4.根据权利要求3所述的方法，其特征是，转换步骤(c)中的伺服采样速率高于伺服波形每个周期5个样本。
5.根据权利要求1所述的方法，其特征是，转换步骤(a)包括用第一模数(A/D)转换器，将用户数据波形转换为一系列数字用户数据值；以及转换步骤(c)包括用第二模数(A/D)转换器，将用户数据波形转换为一系列数字用户数据值。
6.根据权利要求5所述的方法，其特征是，进一步包括(e)采用第一锁相环产生一用户数据时钟信号，作为用户数据波形的函数；(f)根据用户数据时钟信号，产生一第一采样时钟信号；(g)将第一采样时钟信号加到第一A/D转换器上，使第一A/D转换器在用户数据采样速率下工作；(h)采用第二锁相环产生一伺服时钟信号，作为伺服波形伺服波形的函数；(i)根据伺服时钟信号，产生一第二采样时钟信号；以及(j)将第二采样时钟信号加到第二A/D转换器上，使第二A/D转换器在伺服采样速率下工作。
7.根据权利要求1所述的方法，其特征是，转换步骤(c)包括(c)(i)采用一具有采样时钟输入端的模数转换器A/D，将伺服波形转换为一系列数字伺服值；(c)(ii)用一锁相环产生一伺服时钟信号，作为伺服波形的函数；(c)(iii)将一可变采样速率存储在可编程寄存器内；(c)(iv)通过存储在可编程寄存器内的可变采样速率对伺服时钟信号进行修正，生成一伺服采样时钟信号；以及(c)(v)将伺服采样时钟信号加到A/D转换器的采样时钟输入端，使A/D转换器在伺服采样速率下工作。
8.根据权利要求1所述的方法，其特征是，转换步骤(c)包括(c)(i)采用一具有采样时钟输入端的模数转换器A/D，将伺服波形转换为一系列数字伺服值；(c)(ii)用一锁相环产生一伺服时钟信号，作为伺服波形的函数；(c)(iii)产生一采样时钟信号，作为伺服时钟信号的函数，并将该采样时钟信号加到A/D转换器上，使第二A/D转换器在伺服采样速率下工作；以及其中解调步骤(d)包括(d)(i)从伺服时钟信号产生一解调信号，其中解调信号与伺服波形的基频和相位同步；(d)(ii)用解调信号乘上所述一系列数字伺服值，产生多个解调伺服值；以及(d)(iii)将多个解调伺服值累积，产生位置误差值。
9.根据权利要求8所述的方法，其特征是，产生步骤(d)(i)包括产生一含一系列数字符号值的解调信号。
10.根据权利要求1所述的方法，其特征是，进一步包括(e)产生一用户数据采样时钟信号，作为用户数据波形的函数；(f)产生一伺服采样时钟信号，作为伺服波形的函数；其中转换步骤(a)包括(a)(i)具有采样时钟输入端的用模数(A/D)转换器将用户数据波形转换为一系列数字用户数据值；(a)(ii)转换步骤(a)过程中，将用户数据采样时钟信号加到采样时钟输入端，使A/D转换器在用户数据采样速率下工作；以及其中转换步骤(c)包括(c)(i)用A/D转换器将伺服波形转换为一系列数字伺服值；以及(c)(ii)在转换步骤(c)(i)过程中，将伺服采样时钟信号加到采样时钟输入端，使A/D转换器在伺服采样速率下工作。
11.一种磁盘驱动器存储装置，用于在存储介质上存取数据，其特征是，该磁盘驱动器包括一读磁头，当磁头滑过存储介质上用户数据区和伺服区时，用于分别产生一用户数据波形和一伺服波形；一读通道，包括一第一模数(A/D)转换器，与读磁头耦合并具有一用户数据采样速率；以及一用户数据检测器电路，与第一A/D转换器耦合；一伺服通道，包括一第二A/D转换器，与读磁头耦合，且具有一与用户数据采样速率无关的伺服采样速率；以及一数字伺服解调器，与第二A/D转换器耦合，且具有一表示磁头偏离存储介质上某一位置的距离和方向的位置误差输出；以及一伺服系统，与伺服通道耦合，用于部分地根据位置误差输出，确定读磁头在存储介质上的位置。
12.根据权利要求11所述的磁盘驱动器，其特征是，伺服采样速率为伺服波形基频的整数倍数。
13.根据权利要求11所述的磁盘驱动器，其特征是，伺服采样速率为伺服波形基频的非整数倍数。
14.根据权利要求13所述的磁盘驱动器，其特征是，伺服采样速率大于伺服波形每周期5个样本。
15.根据权利要求11所述的磁盘驱动器，其特征是，数字伺服解调器包括一乘法器，具有第一输入端，与第二A/D转换器耦合；一解调信号发生器，产生一解调信号，该信号与伺服波形同步，且与乘法器的第二个输入端耦合；一累积器，该累积器输入端与一乘法器的输出端耦合，累积器输出端与位置误差输出端耦合。
16.根据权利要求11所述的磁盘驱动器，其特征是，伺服通道进一步包括一锁相环(PLL)，与读磁头耦合，且有一伺服时钟输出端；一寄存器，用于存储一可变采样时钟；以及一可编程频率合成器，与伺服时钟输出端和寄存器耦合，用于通过所述可变采样时钟调整伺服时钟输出，其中采样时钟输出与一第二A/D转换器的采样时钟输入端耦合。
17.根据权利要求11所述的磁盘驱动器，其特征是，读通道和伺服通道集成在一单个集成电路上。
18.一种磁盘驱动器存储装置，用于存取介质上的数据，其特征是，该磁盘驱动器包括一伺服结构，根据磁头相对介质的位置误差，确定磁头在介质上的位置；以及集成一体的读通道和伺服通道装置，用于从磁头接收一用户数据信号和一伺服信号，并与伺服通道同步产生位置误差。
全文摘要
一同步数字解调器和方法,当读磁头316分别滑过存储装置100内介质上的用户数据区和伺服区时,分别对读磁头316产生的含有用户数据波形503和伺服波形304,505的读信号进行解调。在用户数据采样速率下,用户数据波形503转换为一系列数字用户数据值。在与用户数据采样速率无关的伺服采样速率下,该伺服波形505转换为一系列数字伺服值506。这一系列数字伺服值506与伺服波形504,505同步解调,形成一代表读磁头316相对于介质122上位置的位置误差的位置误差值142。
文档编号G11B20/10GK1307720SQ99807806
公开日2001年8月8日 申请日期1999年6月21日 优先权日1998年6月26日
发明者A·H·萨克斯, T·F·埃利斯 申请人:西加特技术有限责任公司