优化用于存储器修复的熔丝rom的制作方法
【技术领域】
[0001]本发明总体上涉及集成电路，更具体地，涉及减少修复集成电路上多个存储器所需的面积。
【背景技术】
[0002]集成电路(IC)通常包括为执行各种功能而结合的各种模块。例如，数字信号处理器(DSP)包括嵌入到IC中的处理器和存储块。测试包含多个可寻址的存储位置的存储块以发现缺陷，确保IC的可操作性。为测试这些块，专用测试电路，称为“内建自测试”(BIST)电路结合到IC中。BIST电路生成测试模式来确定存储块是否有缺陷。在一些情况下，该电路提供冗余行和/或列，其用于修复在存储块中有缺陷的行和列。
[0003]电子熔丝或微电熔丝或熔丝ROM (fuseROM)也用于存储器修复。熔丝ROM存储识别存储块中的有缺陷的元件的修复数据或修复签名。所有接受测试的存储块的修复签名均存储在熔丝ROM中。修复签名用于存储块的修复。在具有许多存储器的系统中，熔丝ROM的尺寸直接关系到接受测试的存储块的数量总和。
[0004]随着当前SoC(片上系统)中存储器的增加，存储器修复对于低工艺技术(如45nm及以下)产量的提高已经变得尤为重要。在多个SoC观察到，熔丝ROM面积正逐渐成为一个面积瓶颈，部分原因是在于这样的事实:即使在存储器修复之后，熔丝ROM的利用还是很低。修复数据加载时间(自动加载时间)是将修复数据从熔丝ROM加载到多个存储块所需的时间。另外，对于唤醒时间尤为重要的设备而言，修复数据加载时间(自动加载时间)构成整体启动时间或激活时间的重要部分。
[0005]因此，有必要在不需要庞大的熔丝ROM面积的情况下，在低的自动加载时间以及在不对存储器可修复性或测试质量做出让步的情况下，有效地测试存储器。
【发明内容】
[0006]一个实施例提供一种集成电路，其包括多个存储器封装器。每个存储器封装器(wrapper)包括具有熔丝寄存器的存储块和旁路寄存器。旁路寄存器具有旁路数据，所述旁路数据指示多个存储器封装器的有缺陷的存储器封装器。熔丝ROM控制器耦合到多个存储器封装器。存储器旁路链将多个存储器封装器中的旁路寄存器链接到熔丝ROM控制器。熔丝ROM控制器将旁路数据加载到存储器旁路链中。存储器数据链将多个存储器封装器中的熔丝寄存器链接到熔丝ROM控制器。存储器数据链被重新配置为响应已加载到存储器旁路链中的旁路数据，链接多个存储器封装器的一组有缺陷的存储器封装器的熔丝寄存器。
[0007]一个示例实施例提供一种集成电路，其包括多个存储器封装器。每个存储器封装器包括具有熔丝寄存器的存储块和旁路寄存器。旁路寄存器具有旁路数据，所述旁路数据指示多个存储器封装器的有缺陷的存储器封装器。BISR(内建自修复)控制器耦合到多个存储器封装器的每个存储器封装器。BISR控制器自修复每个存储器封装器。熔丝ROM控制器耦合到BISR控制器和多个存储器封装器。熔丝ROM耦合到熔丝ROM控制器。熔丝ROM包括存储器数据存储装置和存储器旁路存储装置，其中所述存储器数据存储装置存储对应于每个有缺陷的存储器封装器的修复数据，所述存储器旁路存储装置存储对应于每个存储器封装器的旁路数据。存储器旁路链将多个存储器封装器中的旁路寄存器链接到熔丝ROM控制器。熔丝ROM控制器将旁路数据加载到存储器旁路链中。存储器数据链被配置为将多个存储器封装器中的熔丝寄存器链接到熔丝ROM控制器。存储器数据链被重新配置为响应已加载到存储器旁路链中的旁路数据，链接多个存储器封装器的一组有缺陷的存储器封装器中的熔丝寄存器。
[0008]一个实施例提供一种修复集成电路上的一个或更多个存储器封装器的方法。对应于一个或更多存储器封装器的每个存储器封装器的旁路数据被存储到存储器旁路存储装置中。旁路数据被配置为指示一个或更多个存储器封装器的有缺陷的存储器封装器。对应于每个有缺陷的存储器封装器的修复数据被存储到存储器数据存储装置中。旁路数据加载到存储器旁路链中。存储器旁路链链接一个或更多个存储器封装器的每个存储器封装器的旁路寄存器。修复数据加载到存储器数据链中，该存储器数据链链接一个或更多个存储器封装器的每个有缺陷的存储器封装器。
[0009]另一个实施例提供一种自修复集成电路上的一个或更多个存储器封装器的方法。为一个或更多个存储器封装器的每个存储器封装器，生成旁路数据。旁路数据指示有缺陷的存储器封装器。为一个或更多个存储器封装器的每个有缺陷的存储器封装器，生成修复数据。熔断熔丝ROM的一个或更多个熔丝，以便将对应于每个有缺陷的存储器封装器的修复数据存储在熔丝ROM的存储器数据存储装置中。对应于每个存储器封装器的旁路数据被存储到熔丝ROM的存储器旁路存储装置中。旁路数据被加载到一个或更多个存储器封装器的每个存储器封装器的旁路寄存器中。修复数据被加载到存储器数据链中，所述存储器数据链配置为链接一个或更多个存储器封装器的每个有缺陷的存储器封装器。
[0010]一个示例实施例提供一种增量式修复集成电路上的一个或更多个存储器封装器的方法。对应于一个或更多个存储器封装器的每个存储器封装器的旁路数据被存储到存储器旁路存储装置中。旁路数据指示有缺陷的存储器封装器。对应于每个有缺陷的存储器封装器的修复数据被存储到存储器数据存储装置中。旁路数据被加载到一个或更多个存储器封装器的每个存储器封装器的旁路寄存器中。修复数据被加载到存储器数据链中，该存储器数据链配置为链接一个或更多个存储器封装器的每个有缺陷的存储器封装器。测试一个或更多个存储器封装器以便识别一个或更多个新的有缺陷的存储器封装器。对应于一个或更多个存储器封装器的每个存储器封装器的旁路数据被存储到新的存储器旁路存储装置中。旁路数据指示存储器封装器是否有缺陷。对应于一个或更多个新的有缺陷的存储器封装器的每个新的有缺陷的存储器封装器的修复数据被存储到新的存储器数据存储装置中。旁路数据被加载到一个或更多个存储器封装器的每个存储器封装器的旁路寄存器中。修复数据被加载到存储器数据链中，该存储器数据链配置为链接一个或更多个存储器封装器的每个新的有缺陷的存储器封装器。
【附图说明】
[0011]图1根据实施例说明在集成电路(IC)中存储器修复系统的框图；
[0012]图2(a)根据实施例说明在集成电路(IC)中存储器修复系统的框图；
[0013]图2(b)根据实施例说明在测试阶段之后的新的有缺陷的存储器封装器；
[0014]图3根据实施例说明在集成电路(IC)中存储器修复系统的框图；和
[0015]图4是根据实施例说明用于测试集成电路上的一个或更多个存储器封装器的存储器修复系统的流程图。
【具体实施方式】
[0016]图1根据实施例说明在集成电路(IC) 100中存储器修复系统的框图。IC 100包括多个存储器封装器102，例如，存储器封装器104、106、108、110、112和114。每个存储器封装器包括存储块，如存储块 MO 122A、Ml 122B、M2 122C、M3 122D、M4 122E 和 M5 122F。如图所示，存储器封装器104包括存储块MO 122A，存储器封装器106包括存储块Ml 122B。在另一个实施例中，每个存储器封装器包括多个存储块。每个存储块具有熔丝寄存器，如熔丝寄存器124A、124B、124C、124D、124E和124F。每个存储器封装器还包括旁路寄存器，如旁路寄存器126A、126B、126C、126D、126E和126F。每个存储器封装器包括时钟脉冲门，如时钟脉冲门127A、127B、127C、127D、127E和127F。时钟脉冲门127A接收旁路寄存器126A的输出和存储器时钟脉冲136。熔丝寄存器124A接收通过时钟脉冲门127A的存储器时钟脉冲136。每个存储器封装器包括触发器，如触发器128A、128B、128C、128D、128E和128F。每个存储器封装器包括多路复用器，如多路复用器129A、129B、129C、129D、129E和 129F。多路复用器129A接收触发器128A的输出和熔丝寄存器124A的输出。多路复用器129A配置为响应旁路寄存器126A的输出生成输出信号。熔丝ROM控制器140耦合到多个存储器封装器102。在一个实施例中，熔丝ROM控制器140耦合到一个或更多个存储器封装器。存储器数据链132将熔丝ROM控制器140链接到多个存储器封装器102中的熔丝寄存器124A、124B、124C、124D、124E 和 124F。存储器数据链 132 还作为触发器 128A、128B、128C、128D、128E 和128F的输入。存储器旁路链134配置为将熔丝ROM控制器140链接到多个存储器封装器102中的旁路寄存器126A、126B、126C、126D、126E和126F。来自熔丝ROM控制器140的存储器时钟脉冲136被提供到多个存储器封装器102中的时钟脉冲门127A、127B、127C、127D、127E和127F。熔丝ROM 150耦合到熔丝ROM控制器140。熔丝ROM包括存储器旁路存储装置152和存储器数据存储装置154。另外，考虑包括具有单个存储器封装器的IC 100的实施例。IC 100可以包括相关领域技术人员已知的一个或更多个附加元件，为了说明书的简单起见，本文不予讨论。
[0017]针对任何期望的功能设计集成电路100，且集成电路100包括用来执行该功能的电路系统和多个存储块M0-M5。在一个实施例中，存储块M0-M5是在微处理器中所实现的高速缓冲存储器或在微处理器中所实现的其他阵列(如转换旁视缓冲器等)。在一个替代实施例中，在集成处理器配置(如微控制器或嵌入式处理器)中，集成电路100包括一个或更多个处理器和支持电路系统(如熔丝ROM控制器140