专利名称：用于制作具钽酸锶－铋基介质的存储电容器的方法
技术领域：
本发明涉及一种制作存储电容器，例如制作诸如动态随机存取存储器-(DRAM-)或铁电随机存取存储器-(FRAM-)存储单元等半导体器件的方法。
因此，本发明涉及的是微电子半导体存储器件的制作领域。
在DE 198 40 824 C1中记载了一种制作铁电晶体管的制作方法，其中在5-10nm厚的CeO2层上覆着一层采用化学气相淀积(CVD)-处理器处理的铁电层，并在700℃情况下进行热处理，以便使该层形成所希望的铁电相。
DE 198 29 300 A1公开了一种带有在下电容器电极与触接插脚间电连接的铁电存储器器件以及一种相应的制作方法。
EP 088 631 782公开了一种带有铁电介质的介电存储装置。
US-A-5,955,755公开了一种半导体存储装置和一相应的制作方法，其中一氧化硅膜、一定向的仲电氧化膜和定向的铁电膜被层压在单晶硅基片上。
采用微电子技术制作的动态半导体存储器件(DRAM或FRAM)主要由一选择晶体管或开关晶体管和一存储电容器构成，在存储电容器中在两个电容器极板之间插入一介质材料。作为介质通常大多采用其介电常数最大为8的氧化物-或氮化物-层。为了缩小存储电容器的体积以及制作常效的存储器，采用了诸如具有明显高的介电常数的铁电或仲电材料等“新型”的电容器材料。由W.赫尔莱因在物理通报55(1999)中发表的题为“用于千兆位-存储芯片的新型介质”的文章(“Neue Dielektrikafuer Gbit-Speicherchips”von W.Hoerlein,Phys.B1.55(1999))中列举了一对这种材料。在制作用于这种高集成度的长效的半导体存储器件的铁电电容器时，例如可以采用诸如SrBi2(Ta,Nb)2O9(SBT或SBTN)、Pb(Zr,Ti)O3(PZT)，或Bi4Ti3O12(BTO)作为电容器极板之间的介质。但也可以采用例如(BaSr)TiO3(BST)等仲电材料。
但对这种新型的铁电或仲电介质的应用将使半导体处理工艺面临新的挑战。首先这些新型的材料不能与传统的电极材料多晶硅结合在一起。所以必须采用诸如铂族金属，即Pt、Pd、Ir、Rh或Os，或它们的导电氧化物(例如RuO2)等惰性的电极材料。也可以采用通常导电的氧化物，例如LaSrCoOx或SrRuO3。其原因在于，在对铁电介质层沉积后，对其必须在含有氧的大气中在温度约为550-800℃时进行热处理，必要时必须进行多次这样的热处理(“调整”)。为避免铁电介质与电极出现不希望的化学反应，所以该层大多由铂或其它充分耐高温的和惰性的材料，例如一种其它的铂族金属或一种导电的氧化物制成。
在铁电存储器器件中，将由一第一下电极、铁电-或仲电-层和一第二上电极构成的电容器模件集成成“叠层电容器”或“偏置电容器”。在采用“叠层电容器”方案时，下电极通过一金属化的插脚(“插件”)穿过绝缘层与所属的选择晶体管的源-或漏-区连接。而在采用“偏置电容器”方案时则与此相反，上电极通过第一金属化平面(通过一金属弓)和一穿过两个绝缘层的金属化插脚与所属的选择晶体管的漏-区连接。
“偏置电容器”-方案是工艺上较为简单的方案，这是因为在制成电容器之后才建立电连接，因而该电连接不必非得耐出现的温度负荷。当然此方案势必伴随占用面积较大的缺点，这是因为晶体管与电容器必须相互并列设置之故。
在采用“叠层电容器”方案时，占用的面积较小。但采用此方案时，连接电容器电极与源或漏的插脚必须能承受所有对电容器必要的热处理工序，而不得在其中出现明显的氧化。如果插脚被严重地氧化，造成晶体管与电容器之间不再存在导电连接，则将导致单元失效。
为克服氧化问题，一方面研制出新的障层，该障层在含有氧的大气条件下可以耐700℃的温度负荷。另一方面试图降低对调整所需的铁电特性必要的温度负荷，例如可通过对铁电层的化学计量的有针对性的调整。
为了实现沉积在铂上的SrBi2Ta2O9(SBT)结晶成铁电奥里菲利乌斯(Aurivillius)-相，对180nm厚的SBT-层需要的热处理温度约为680℃。在此温度的情况下，实现电容器与晶体管之间的触接，而又使它在平均一小时的对铁电层的热处理的过程中在O2环境中不致被氧化，是非常困难的。所以一直在探寻在保证铁电层质量不变的情况下降低处理温度的途径。
故本发明的目的在于提出一种带有铁电层的层结构和一种制作该层结构的方法以及一种制作带有作为介质的铁电层的存储电容器的方法，其中在保持铁电层质量不变的情况下可以降低在制作步骤中，尤其是在对铁电层进行热处理和整理时采用的温度。
该目的的实现方案是一种用于制作存储电容器的方法，其介质由钽酸锶-铋基的铁电层构成，具有如下步骤-制作第一电极层(1)；-将一CeO2层(2)覆着在第一电极层(1)上，所述CeO2层的厚度＜5nm，尤其是约为1nm；-将一含有SrBi2Ta2O9(SBT)或SrBi2(Ta,Nb)2O9(SBTN)或由所述材料构成的基本非晶形介质层(3)覆着在CeO2层(2)上；-在590℃至620℃的范围内进行热处理，使介质层(3)结晶化；-将一第二电极层(4)覆着在介质层(3)上。
对基本作为非晶形层的SBT层或SBTN层进行沉积并且在沉积后进行热处理，其中对非晶形层进行结晶化。
根据对制作铁电晶体管在CeO2上的SrBi2Ta2O9(SBT)的结晶化温度的试验发现，在约590℃-620℃时在CeO2上的SBT开始形成铁电奥里菲利乌斯-相。因此与直接在片子上沉积SBT相比，结晶化的处理温度大约降低60-90℃。
本发明的方法适用于制作存储电容器，其中制作出一作为基片的第一电极层，在第一电极层上沉积一非常薄的CeO2层，在CeO2层上沉积SBT-层并通过热处理步骤重新结晶并且最后在SBT-层上沉积一第二电极层。
电极层可以由铂族金属，尤其是铂、一种导电的铂族金属氧化物或另一种导电的和惰性的氧化物制成。
下面将对照附图
中所示的实施例对本发明做进一步的说明。
附图中示出一存储电容器，该存储电容器例如作为图中未示出的半导体存储器-器件的一部分制成。在存储器器件中，存储电容器与选择晶体管通过一绝缘层被分隔开，并且或者直接设置在选择晶体管的上面(“叠层单元”)或者在选择晶体管上面的偏移位置(“偏置单元”)。例如由铂构成的存储电容器的第一电极层1被覆着在绝缘层上。
然后，例如利用CVD沉积一非常薄的，例如1nm厚的CeO2层2。由于CeO2层2非常薄，所以该层基本不会对有待制作的电容器的基本较厚的SBT-层的电气性能造成影响。另外，该层将大大有助于明显地降低SBT的结晶温度。
然后例如采用喷镀方法沉积一层例如厚度为20-200nm的SrBi2Ta2O9-(SBT-)层或SrBi2(Ta,Nb)2O9-(SBTN-)层3。该层作为存储电容器的介质。沉积后，层3处于非晶状态，并且必须对其接着进行结晶化处理。所以在沉积后优选在温度范围为590-620℃，并且在时间从几分钟到几小时的情况下进行热处理，以便将沉积的处于非晶状态的层进行至少部分地结晶化，即转变成多晶层。
接着在结晶化的介质层3上覆着一第二电极层4，从而实现一完整的存储电容器。
采用本发明尤其便于根据“叠层单元”-方案对存储电容器的制作，这是因为对将第一电极层1与选择晶体管的漏极连接在一起的金属化的插脚仅施加范围为590-620℃的最高温度。而且对铁电层结晶化处理的温度的降低在一定情况下还有利于其它已有的器件段。
权利要求
1．一种用于制作存储电容器的方法，所述存储电容器的介质由钽酸锶-铋基铁电层构成，具有如下步骤-制作第一电极层(1)；-将一CeO2层(2)覆着在第一电极层(1)上，所述CeO2层的厚度＜5nm，尤其是约为1nm；-将一基本非晶形的，含有SrBi2Ta2O9(SBT)或SrBi2(Ta,Nb)2O9(SBTN)或由所述材料构成的介质层(3)覆着在CeO2层(2)上；-在590℃至620℃的范围内进行热处理，使介质层(3)结晶化；-将第二电极层(4)覆着在介质层(3)上。
2．一种制作半导体器件的方法，其中-在半导体基片上形成一开关晶体管，并且-在开关晶体管上面根据权利要求1所述的方法形成存储电容器。
3．按照权利要求1或2所述的方法，其特征在于，-电极层(2、4)可以由铂族金属，尤其是铂、一种导电的铂族金属氧化物或另一种惰性的和导电的氧化物制成。
4．按照权利要求1至3中任一项所述的方法，其特征在于，-介质层(3)的厚度为20-200nm。
全文摘要
本发明涉及一种用于制作具钽酸锶－铋基介质的存储电容器的方法。可以采用下述方式降低存储电容器铁电层(介质)的结晶化温度,在对该层沉积之前将一非常薄的CeO
文档编号H01L21/8242GK1311527SQ0110407
公开日2001年9月5日 申请日期2001年2月21日 优先权日2000年3月1日
发明者哈拉尔德·巴赫霍费尔, 瓦尔特·哈特纳, 京特·申德勒, 托马斯·彼得·哈内德尔, 沃尔夫冈·赫恩莱因 申请人:印芬龙科技股份有限公司