专利名称：形成铜金属线的方法
技术领域：
本发明总体上涉及一种在半导体装置内形成铜金属线的方法。更具体地说，本发明涉及一种能够防止在形成一铜电镀膜的制造工艺中在一贯穿孔内发生空洞的在一半导体装置内形成铜金属线的方法，以抑制该贯穿孔的成品率降低，并防止损害到底部的导电金属，及在形成一沟槽的制造工艺中由于该贯穿孔及一导电区域的误对准所发生对于底部导电金属及下方层的损害。
背景技术：
一般而言，在一半导体装置、电子装置或类似者中，使用导电薄膜的技术，像是铝(Al)、钨(W)或类似者，其沉积在一绝缘膜上，然后该导电膜即由常用的光刻制造工艺及干蚀刻制成来图案化来形成一条线，其已经广泛地使用为一种形成线的技术。特别是，对于努力要来降低需要高速的半导体装置的逻辑装置中的RC延迟时间，最近亦在研究使用具有低阻抗的金属，例如铜(Cu)，来取代铝(Al)或钨(W)来做为线。
但是在使用铜(Cu)来形成线的制造工艺中，因为Cu的图案化制造工艺相较于Al或W的制造工艺较困难，一种形成沟槽，然后将该沟槽埋入来形成该线的制造工艺即被应用，其称之为金属镶嵌制造工艺。该金属镶嵌制造工艺可分类成单一金属镶嵌制造工艺，其中形成一介层贯穿孔，该贯穿孔填入一贯穿孔导电材料，然后形成用于形成线的沟槽，以掩埋该线；及一双重金属镶嵌制造工艺，其中形成贯穿孔和沟槽，且该贯穿孔和用于线的沟槽同时填入形成线的材料。一般而言，由简化制造工艺的角度，该双重金属镶嵌制造工艺优于该单一金属镶嵌制造工艺。
该双重金属镶嵌制造工艺可分类成一预贯穿孔模式，其中该贯穿孔先形成，然后形成该沟槽，以及一后贯穿孔模式，其中该线的沟槽先形成，然后形成该贯穿孔。一般而言，业已知道该预贯穿孔模式从与下方层的稳固连接的角度来说优于该后贯穿孔模式。以下将参考图3A到图3E来说明使用常用的预贯穿孔模式的双重金属镶嵌制造工艺的形成铜金属线的方法。
现在请参考图3A，一第一蚀刻中止层306，其将在后续形成一贯穿孔的制造工艺中做为一蚀刻中止层，其形成在一给定的下方层302中，其包括使用一SiN薄膜的导电区域304。接下来，一第一层间绝缘膜308即使用具有低介电特性的氧化硅来形成在该第一蚀刻中止层306上。一第二蚀刻中止层310将做为形成一线的沟槽的制造工艺的蚀刻中止层，其接着形成。
然后，一第二层间绝缘膜312即使用具有低介电常数的氧化硅来形成在该第二蚀刻中止层310上。接下来，即形成在后续图案化一光致抗蚀剂的制造工艺中具有一抗反射功能的一绝缘抗反射膜314。
请参考图3B，一光致抗蚀剂(未示出)即形成在整个结构上。一曝光制造工艺及一显影制造工艺依序执行来形成该贯穿孔的一光致抗蚀剂图案PR1。
接着，该抗反射膜314、该第二层间绝缘膜312、该第二蚀刻中止层310及该第一层间绝缘膜308即使用该光致抗蚀剂图案PR1做为一蚀刻光掩模来各向异性地蚀刻，藉此形成该贯穿孔316。此时，即蚀刻该第一蚀刻中止层的一部份。再者，即视需要来蚀刻所有的第一蚀刻中止层306。然后，该光致抗蚀剂图案PR1由一剥离制造工艺来移除。
请参考图3C，一光致抗蚀剂(未示出)即形成在整个结构上。一曝光制造工艺及一显影制造工艺依序执行来形成该沟槽的一光致抗蚀剂图案PR2。
接着，该抗反射膜314及该第二层间绝缘膜312使用该光致抗蚀剂图案PR2做为一蚀刻光掩模来蚀刻，藉此形成该沟槽318。此时，即蚀刻该第二蚀刻中止层310的一部份。同时，即视需要来蚀刻所有的第一蚀刻中止层306。然后，该光致抗蚀剂图案PR2在一剥离制造工艺中移除，例如藉由使用氧气等离子来灰化。
请参考图3D，一阻挡层320使用Ti、TiN、Ta或TaN来形成在整个结构上，其包括该贯穿孔316及该沟槽318的内表面(即包括内表面及底部)。
然后，形成一铜电镀膜322来埋入该贯穿孔316及该沟槽318。在形成该铜电镀膜322之前，一铜种子层(未示出)即形成在该阻挡层320上。
请参考图3E，执行一退火制造工艺来结晶化该铜电镀膜322。然后执行一化学机械研磨(CMP)制造工艺来移除形成在该第二层间绝缘膜312之上的该抗反射膜314、该阻挡层320、该种子层及该电镀膜322，藉此形成一铜金属线324。
但是，上述形成铜金属线的方法有一些问题。实际上，如图4所示，施加于该铜金属线的热应力会随着温度的变化而有显着的改变。特别是，如果温度较高，热应力会显着地增加。因此，空洞(参考图5A及图5B的部份‘A’)由于施加在后续高温退火制造工艺的小丘而形成在该铜金属线322及该导电区域304之间，如图5A及图5B所示。再者，如图6所示，如果在形成该贯穿孔316的制造工艺中产生误对准(参考部份‘B’)(参见图3B)，该下方层302即过度蚀刻，且在后续形成该沟槽318的制造工艺中(参见图3C)，该导电区域304的该导电材料的一部份，例如该薄铜膜，即会过度蚀刻。依此，在铜(Cu)离子重新溅射在该贯穿孔316的内表面上时即会造成问题。
发明内容
本发明用来解决上述问题，而本发明的一个任务防止在形成一铜电镀膜的制造工艺中在一贯穿孔内产生空洞，并藉此来抑制该贯穿孔的成品率降低。
本发明另一任务在于防止由于该贯穿孔及一导电区域的误对准而在形成一沟槽的制造工艺中对于一底部导电材料及一下方层中发生的损害。
本发明另一任务在于防止由于该贯穿孔及该导电区域而在形成该沟槽的制造工艺中，由于该导电材料的损害而要重新溅射一导电材料的原子在该贯穿孔的内表面上。
本发明又另一任务在于藉由防止铜原子的扩散来抑制该贯穿孔的成品率的降低，且必改善该铜金属线的成品率。
为了达到以上的任务，根据本发明的形成铜金属线的方法，其特征在于其包括以下的步骤形成一第一层间绝缘膜在一半导体基板上，其中形成有一下方层，然后形成一蚀刻中止层在该第一层间绝缘膜上、蚀刻该蚀刻中止层及该第一层间绝缘膜来形成一贯穿孔，形成一贯穿孔插塞来埋入该贯穿孔、形成一缓冲膜来覆盖该贯穿孔插塞，以缓冲在后续制造工艺中所施加的应力，形成一第二层间绝缘膜在整个结构上，蚀刻该第二层间绝缘膜来形成透过曝光该缓冲膜的沟槽，并形成一铜金属线来埋入该沟槽。
本发明的前述观点与其它特征将配合
如下，其中图1A到图1G为解释根据本发明一第一具体实施例的铜金属线的方法的半导体装置的横截面图；图2A到图2C所示为用以解释根据本发明的第二具体实施例的形成一铜金属线的方法的半导体装置的横截面图；图3A到图3E所示为用以解释一铜金属线的常用方法的半导体装置的横截面图；图4所示为根据温度变化的铜金属线的应力变化；图5A所示为根据现有技术的形成该铜金属线的方法而在该贯穿孔内产生空洞的半导体装置的横截面图；图5B所示为对应于图5A的TEM相片；及图6所示为根据现有技术的形成一铜金属线的方法来在形成一沟槽的制造工艺中产生铜(Cu)原子重新溅射的半导体装置的横截面图。
具体实施例方式
本发明将利用一优选具体实施例并参考附图来详细说明，其中相似的参考号码可用来代表相同或相似的零件。
图1A到图1G所示为用来解释根据本发明一第一具体实施例的铜金属线的方法的半导体装置的横截面图。
现在请参考图1A，一贯穿孔蚀刻中止层104(以下称之为「第一蚀刻中止层」)，其将在后续用于形成一贯穿孔110的蚀刻制造工艺中做为一蚀刻中止层，其沉积在一半导体基板102上，其中形成一给定的下方层(未示出)。此时，该下方层可为一导电膜所制成的线层，或为一绝缘膜所制成的绝缘层。在该线层的案例中，该第一蚀刻中止层104使用SiN薄膜等来形成。
接着，一绝缘膜106(以下称之为「第一层间绝缘膜」)使用一低介电常数的材料来沉积于整个结构上，例如氧化硅、含氟氧化硅、含氟的氧化物等。一般而言，含氟的氧化硅的介电常数比氧化硅要低。该介电常数可由调整氟的量来控制。
然后，一沟槽蚀刻中止层108(以下称之为「第二蚀刻中止层」)将做为后续形成一沟槽124的制造工艺中的蚀刻中止层(参考图1E)，其沉积在整个结构上。举例而言，该第二蚀刻中止层108使用SiN薄膜等来形成，其类似于第一蚀刻中止层104。当一后续的贯穿孔插塞118(参见图1C)使用Cu来形成时，该第二蚀刻中止层108使用一Cu抗扩散薄膜形成，藉以防止Cu原子的扩散。
然后，一光致抗蚀剂(未示出)藉由一单一金属镶嵌制造工艺来被覆在整个结构上，藉以形成一单一金属镶嵌图案。一曝光制造工艺及一显影制造工艺即使用一光掩模来依序地执行，藉此在该第二蚀刻中止层108的部份上形成用于该贯穿孔的光致抗蚀剂图案PR1，所以该图案PRI可具有后续的贯穿孔插塞118的轮廓形状。
接着，该第二蚀刻中止层108、该第一层间绝缘膜106及该第一蚀刻中止层104即使用该光致抗蚀剂图案PR1做为一蚀刻光掩模来由一蚀刻制造工艺依序地蚀刻，藉此形成一区域110(以下称之为「贯穿孔」)，后续的贯穿孔插塞118(参见图1C)将形成在此区域。然后该光致抗蚀剂图案PR1即由一剥离制造工艺来移除。
现在请参考图1B，将用来防止Cu原子的扩散的一阻挡层112(以下称之为「第一阻挡层」)沉积在整个结构上，其厚度为50到300，其包括该贯穿孔110的内表面，也就是说，该贯穿孔110的内表面及底表面。举例而言，该第一阻挡层112可使用Ta、TaN、TaAlN、TaSiN、TaSi2、Ti、TiN、TiSiN、WN、Co及COSi2中任一个来形成。
然后，一种子层114(以下称之为「第一种子层」)即沉积在该第一阻挡层112，厚度为300到1500。举例而言，该第一种子层114可使用Cu、Pt(铂)、Pd(钯)、Ru(铷)、Sr(锶)、Rh(铑)及Co(钴)中任一个来形成。
然后，对于整个结构执行一电镀制造工艺，从而掩埋该贯穿孔110，藉此沉积一铜电镀膜116(以下称之为「第一电镀膜」)。该第一电镀膜116由一退火制造工艺来结晶化。
请参考图1C，该第一电镀膜116经历一化学机械研磨(CMP)制造工艺，从而沉积在该第二蚀刻中止层108上的该阻挡层112、该种子层114及该第一电镀膜116被移除来形成一贯穿孔插塞118。
请参考图1D，一具有缓冲化一后续热应力的功能的缓冲膜120藉由选择性地执行一无电镀覆方法或一化学气相沉积(CVD)方法而形成在该贯穿孔插塞118上。此时，优选地是该缓冲膜120即使用一CoW膜等来形成，其厚度为50到1000。特别是，该缓冲膜120的沉积厚度可根据该装置的设计规则来变化，且由该曝光制造工艺的执行能力来决定。同时，该缓冲膜120形成来重迭于该贯穿孔插塞118及该第二蚀刻中止层108，如图面所示。
然后，一绝缘膜122(以下称之为「第二层间绝缘膜」)即使用一低介电常数的材料来沉积在整个结构上，例如氧化硅、含氟氧化硅、含氟氧化物等。此时，其优选地是该第二层间绝缘膜122要比该第一层间绝缘膜106要厚。
请参考图1E，一光致抗蚀剂(未示出)使用一单一金属镶嵌制造工艺来被覆在整个结构上，藉以形成一单一金属镶嵌图案(即沟槽)。然后一曝光制造工艺及一显影制造工艺使用一光掩模而依序地执行，藉此形成该沟槽的光致抗蚀剂图案PR2在该第二层间绝缘膜122的部份上，所以该图案PR2可具有一后续沟槽插塞132的轮廓形状(以下称之为「铜金属线」)(参见图1G)。
接下来，该第二层间绝缘膜122使用该光致抗蚀剂图案PR2做为一蚀刻光掩模来由一蚀刻制造工艺所蚀刻，藉此形成一区域，其中将形成后续的铜金属线132(以下称之为「沟槽」)124。然后，该光致抗蚀剂图案PR2即由一剥离制造工艺来移除。此时，其优选地是该蚀刻制造工艺的执行使得该缓冲膜120并未移除。该第二蚀刻中止层108的部份透过该蚀刻制造工艺暴露。
现在请参考图1F，一阻挡层126(以下称之为「第二阻挡层」)具有一功能来防止Cu原子的扩散，其沉积在整个结构上，其厚度为50到300，其包括该沟槽124的内表面，也就是说，该沟槽124的内侧表面及底表面。举例而言，该第二阻挡层126可使用以下Ta、TaN、TaAlN、TaSiN、TaSi2、Ti、TiN、TiSiN、WN、Co及COSi2中任一个来形成。
接着，一种子层128(以下称之为「第二种子层」)沉积在该第二阻挡层126上，厚度为300到1500。举例而言，该第二种子层128可使用Cu、Pt(铂)、Pd(钯)、Ru(铷)、Sr(锶)、Rh(铑)及Co(钴)中任一个来形成。
然后，对于整个结构执行一电镀制造工艺，以掩埋该沟槽124，藉此沉积一铜电镀膜130(以下称之为「第二电镀膜」)。接着，该第二电镀膜130即由一退火制造工艺来结晶化。
请参考图1G，对于该第二电镀膜130来执行一化学机械研磨(CMP)，藉以移除沉积在该第二层间绝缘膜122上的该第二阻挡层126、该第二种子层128及该第二电镀膜130，藉此形成一铜金属线132。
以下将说明根据本发明的第二具体实施例来形成该铜金属线的方法。特别是，本发明的第二具体实施例提出该形成铜金属线的方法，其中第一具体实施例中形成该第二阻挡层126来防止Cu的扩散的制造工艺(参见图1F)在形成该铜金属线的方法中略去。因为本发明的第二具体实施例与该第一具体实施例中形成该沟槽124的制造工艺以上皆相同(请参考到图1E)，该制造工艺中直到形成该沟槽的制造工艺将省略，以便于解释。
图2A到图2C所示为用以解释根据本发明的第二具体实施例的形成铜金属线的方法的半导体装置的横截面图。
现在请参考图2A，依序在一半导体基板202上形成一第一蚀刻中止层204、一第一层间绝缘膜206、一第二蚀刻中止层208、一第一阻挡层212、一第一种子层214、一贯穿孔插塞218、一缓冲膜220、一第二层间绝缘膜222及一沟槽224，其中半导体基板上已形成一给定的下方层(未示出)。如上所述，直到这些制造工艺皆相同于根据本发明的第一具体实施例来形成该铜金属线的方法相同。
请参考图2B，一绝缘膜(未示出)，例如SiN膜，一覆盖氧化膜等，即沉积在整个结构上。然后该绝缘膜藉由一覆盖层蚀刻制造工艺来蚀刻，例如使用该缓冲膜220做为一蚀刻中止层的一回蚀刻制造工艺，藉此在该第二层间绝缘膜222的内表面上形成一沟槽间隙壁226。因此，因为该沟槽间隙壁226形成在该第二层间绝缘膜222的内表面上，其不需要形成该第二阻挡层126(参见图1F)，其在本发明的第一具体实施例中形成在该沟槽124的内表面上(参见图1E)。
请参考图2C，一第二种子层(未示出)即沉积在该沟槽224的内表面上，厚度为300到1500。举例而言，该第二种子层可使用Cu、Pt(铂)、Pd(钯)、Ru(铷)、Sr(锶)、Rh(铑)及Co(钴)中任一个来形成。
接着，对于整个结构执行一电镀制造工艺，以掩埋该沟槽224，藉此沉积一铜电镀膜(未示出)。然后该铜电镀膜即由一快速温度制造工艺(RTP)或退火制造工艺来结晶化。
然后，对于该铜电镀膜执行一化学机械研磨制造工艺，所以沉积在该第二层间绝缘膜222上的电镀膜即被移除而形成一铜金属线232。
如前所述，根据本发明，该缓冲膜形成在该贯穿孔插塞及该铜金属线之间，藉以防止由于在后续制造工艺中的热应力造成的贯穿孔的成品率的降低。因此，本发明的好处在于其可藉由防止铜原子的扩散来改进该铜金属线的成品率。
再者，根据本发明，该贯穿孔插塞及该铜金属线是由一独立的单一金属镶嵌制造工艺来独立地形成。因此，其有可能在形成该沟槽的制造工艺中，防止由于该贯穿孔及该底部的导电区域的误对准而在该导电区域中的导电材料的损害及该下方层的损害。因此，本发明的好处在于其可防止导电材料原子来重新溅射在该贯穿孔的内表面上。
同时，在形成该沟槽之后，该沟槽间隙壁即形成在该第二层间绝缘膜的内表面上，藉以防止铜原子的扩散。因此，本发明具有一优越的好处在于其可排除形成具有防止铜原子扩散之功能的阻挡层。
本发明已配合参考一特定应用与一特定具体实施例加以说明。对于取得本发明说明的本领域的技术人员而言应了解本发明范畴内的其它修改与应用。因此随附权利要求范围用来涵盖本发明范畴内的任何与所有此类应用、修改以及具体实施例。
权利要求
1.一种形成铜金属线的方法，其包括以下步骤(a)在一半导体基板上形成一第一层间绝缘膜，在该基板中形成有一下方层；(b)在该第一层间绝缘膜上形成一蚀刻中止层；(c)蚀刻该蚀刻中止层及该第一层间绝缘膜来形成一贯穿孔；(d)形成一贯穿孔插塞来埋入该贯穿孔；(e)形成一覆盖该贯穿孔插塞的缓冲膜以对施加在后续制造工艺中的应力进行缓冲；(f)在整个结构上形成一第二层间绝缘膜；(g)蚀刻该第二层间绝缘膜以形成一沟槽，通过该沟槽暴露该缓冲膜；及(h)形成一铜金属线来掩埋该沟槽。
2.如权利要求1所述的方法，其中该缓冲膜是藉由一无电镀覆方法或一化学气相沉积法来选择性地形成。
3.如权利要求1所述的方法，其中该缓冲膜使用一CoW薄膜形成，其厚度为50到1000。
4.如权利要求1所述的方法，进一步包括在该步骤(h)之前形成一阻挡层在该沟槽的一内表面上的步骤。
5.如权利要求1所述的方法，进一步包括在该步骤(h)之前形成一沟槽间隙壁在该沟槽的内表面上的步骤。
6.如权利要求1所述的方法，其中该沟槽间隙壁使用一SiN膜来形成。
7.如权利要求1所述的方法，其中在步骤(a)之前还包括形成一第一蚀刻中止层的步骤。
全文摘要
本发明涉及一种在半导体装置内形成铜金属线的方法。一贯穿孔插塞及一铜金属线使用一单一金属镶嵌制造工艺来独立地形成。一缓冲膜形成在该贯穿孔插塞及该铜金属线之间。因此防止由于在后续制造工艺中的热应力及铜原子的扩散所造成的一贯穿孔的成品率降低是有可能的。因此，其可改善铜金属线的成品率。
文档编号H01L21/288GK1466190SQ0216042
公开日2004年1月7日 申请日期2002年12月30日 优先权日2002年6月29日
发明者崔 根, 崔璟根 申请人:海力士半导体有限公司