专利名称：半导体装置及其制造方法
技术领域：
本发明涉及一种半导体装置及其制造技术，尤其涉及一种可适用于在布线基板上安装包含存储芯片的多个半导体芯片而成的多芯片模块的有效技术。
背景技术：
在布线基板上安装存储芯片和控制前述存储芯片的动作的控制芯片等的多芯片模块的制造步骤中，在布线基板上将存储芯片安装并将两者以导线连接时，通过将导线的连接图案改变，可进行将字结构、动作模式、更新周期这些存储芯片的功能予以切换的所谓键合选择。然而，该键合选择方式，在一旦将存储芯片安装于布线基板后，将无法作功能的变更。
在日本特开平9-293938号公报中，曾记载有一种可将更新周期、动作模式、字结构这些存储器的各种功能在布线基板上切换的存储模块。这些功能的切换，是通过对形成于存储芯片上的功能切换用键合焊盘输入电源电压、接地电位、非连接(开路)等中的任一信号(功能切换信号)来进行。
通过在布线基板上设置可将上述功能切换信号任意切换的功能切换单元，并使用该功能切换单元将功能切换信号任意切换，可将安装于布线基板上的全部存储芯片的各种功能一并切换。功能切换单元由形成于布线基板上的多个区面(land)及可安装于这些区面上的导通用芯片构成，通过在特定的区面上安装或不安装导通用芯片来决定功能切换信号。
另一方面，还有一种将封装制造工序(后步骤)与晶片制造工序(前步骤)一体化，而以晶片状态完成封装制造工序的制造工序，称为所谓的晶片制造工序封装(WPP)或晶片级CSP等的技术已众所周知。该技术应用晶片制造工序进行封装制造工序，与将从晶片切出的各芯片以封装制造工序处理的现有方法相比，具有可减少制造工序数目或使封装小型化的优点。该晶片制造工序封装，例如在技术调查会股份有限公司发行(2000年5月28日发行)的“Eletronics安装技术2000临时增刊号”第81～113页等中有记载。
发明内容
上述晶片制造工序封装，由于用晶片制造工序形成外部连接端子(焊料凸块)，因此在将晶片分割成芯片后，无法将更新周期、动作模式、字结构这些存储器的各种功能变更。因此，必须就各种功能准备种类不同的存储芯片，存在晶片制造工序或芯片库存管理烦杂的缺点。
另外，多芯片模块，在将存储芯片安装于布线基板后，会有使用者企图变更存储器功能的场合，但是，当存储芯片为晶片制造工序封装的场合，在将存储芯片安装于布线基板后，无法变更存储器的功能。
本发明的目的在于提供一种用晶片制造工序将形成有外部连接端子的存储芯片安装于布线基板时，可变更上述存储芯片的功能的多芯片模块。
本发明的另一目的，在于提供一种将用晶片制造工序形成有外部连接端子的存储芯片安装于布线基板之后，可变更上述存储芯片的功能的多芯片模块。
本发明的又一目的，在于提供一种可提高将以晶片制造工序形成有外部连接端子的存储芯片安装于布线基板而成的多芯片模块的可靠性的技术。
本发明的上述及其它目的及新颖特征，可由本说明书的叙述及附图获得深一层的了解。
对本发明公开的发明中的代表性发明的概要，说明如下。
本发明的半导体装置，在布线基板上安装有包含存储芯片的多个半导体芯片的多芯片模块，其特征在于上述存储芯片具有包含多个存储元件的集成电路、电连接于上述集成电路的多个电极、覆盖上述集成电路且使上述多个电极露出而形成的绝缘层、形成于上述绝缘层上部且与上述多个电极分别作电连接的多条布线、形成于上述绝缘层上部且与上述多条布线分别作电连接的多个外部连接端子；上述多个外部连接端子包含相应于输入信号的电压电平将上述集成电路的特定功能切换的功能切换用外部连接端子，通过经由上述布线基板将特定的电压电平的信号供给到上述存储芯片的上述功能切换用外部连接端子，而将上述集成电路的特定功能切换。
图1(a)、(b)为本发明一个实施方式的第一多芯片模块的平面图。
图2为本发明一个实施方式的第一多芯片模块的断面图。
图3为将存储芯片的数据输入输出管脚与控制芯片的数据输入输出管脚连接的模块基板的布线的示意平面图。
图4为在存储芯片上形成的选择切换电路的一例的图。
图5为存储芯片的管脚排列的平面图。
图6为本发明一个实施方式的第一多芯片模块的要部扩大断面图。
图7为本发明一个实施方式的第二多芯片模块的要部扩大平面图。
图8为本发明一个实施方式的第二多芯片模块的要部扩大平面图。
图9为本发明一个实施方式的第一芯片模块的断面图。
图10为将存储芯片的数据输入输出管脚与控制芯片的数据输入输出管脚连接的模块基板的布线的示意平面图。
图11为存储芯片的管脚排列的平面图。
图12为本发明一个实施方式的第二多芯片模块的要部扩大断面图。
图13为存储芯片的外观的斜视图。
图14为存储芯片的再布线图案的斜视图。
图15为图14的要部扩大平面图。
图16为沿图15的A-A线的断面图。
图17为存储芯片的制造步骤的流程图。
图18为存储芯片的制造方法的平面图。
图19为图18的一部分扩大的平面图。
图20为存储芯片的制造方法的要部断面图。
图21为存储芯片的制造方法的要部断面图。
图22为存储芯片的制造方法的要部平面图。
图23为存储芯片的制造方法的要部断面图。
图24为存储芯片的制造方法的要部断面图。
图25为存储芯片的制造方法的要部断面图。
图26为存储芯片的制造方法的要部平面图。
图27为存储芯片的制造方法的要部断面图。
图28为存储芯片的制造方法的要部断面图。
图29为存储芯片的制造方法的要部断面图。
图30为存储芯片的制造方法的斜视图。
图31为存储芯片的制造方法的斜视图。
图32为本发明其它实施方式的第一多芯片模块的平面图。
图33为本发明其它实施方式的第二多芯片模块的平面图。
图34为存储芯片的管脚排列的平面图。
(元件标号的说明)1A、1B、1C 模块基板2、2A、2B存储芯片3、3A、3B控制芯片4焊料凸块4A 焊料糊5底充填树脂6布线6A、6B 焊盘6Vdd 电源电压布线6Vss 接地电位布线
7 焊料凸块8 通孔9 再布线9A凸块区10焊料抵抗层11半导体晶片11A 芯片区域12最上层保护膜13表面保护膜(钝化膜)14最上层布线15感光性聚酰亚胺树脂膜16开孔17电镀籽层18光刻胶膜19金属膜23 Au电镀层30开孔31焊料印刷掩模32挤压器40切割板BP键合焊盘DQ数据输入输出管脚MARY 存储单元矩阵MCM1～MCM4多芯片模块OP1、OP2 选择管脚PC周边电路部具体实施方式
以下，结合附图对本发明的实施方式进行详述。另外，在说明实施方式的全部图中，具有同一功能的部件标以相同的标号，其说明在此省略。
(实施方式1)图1(a)是本实施方式的半导体装置的上面侧平面图，图2(b)是其背面侧平面图，图2是该半导体装置的断面图。
图1、图2中所示的半导体装置，是在模块基板(布线基板)1A的主面上，将一个存储芯片2及一个控制芯片3面朝下安装而成的多芯片模块(MCM1)。存储芯片2及控制芯片3在模块基板1A的主面上并列配置，借助于形成于各主面上的多个焊料凸块(凸块电极)，与模块基板1电连接。另外，存储芯片2及控制芯片3各自与模块基板1A的间隙内，充填有底充填树脂(封装树脂)5。
上述存储芯片2，例如为形成有具64M位的存储容量的DRAM(动态随机存取存储器)的硅芯片；控制芯片3为形成有高速微处理器(MPU超小型演算处理装置)的硅芯片。存储芯片2及控制芯片3具有用后述晶片制造工序形成的CSP(芯片规模封装)，即，具有以晶片状态完成封装步骤的所谓晶片制造工序封装的结构。
安装有上述存储芯片2及控制芯片3的模块基板1A，是用含玻璃纤维的环氧树脂(玻璃环氧树脂)等的常用树脂为主体构成的多层布线基板，其主面(上面)上形成有图1、图2未示的布线6。存储芯片2及控制芯片3的各主面上形成的焊料凸块4，与模块基板1A的主面上形成的布线6的一端部(焊盘)电连接。
在模块基板1A的下面以区域矩阵状配置有构成多芯片模块(MCM1)的外部连接端子的多个焊料凸块7。多芯片模块(MCM1)是借助于这些焊料凸块7安装于电子机器的母板(安装基板)等上。
图3是将上述存储芯片2的数据输入输出管脚DQ与控制芯片的数据输入输出管脚DQ连接的模块基板1A的布线6的示意平面图。如图所示，在存储芯片2的主面上形成有64个数据输入输出管脚DQ0～DQ63，这些64个数据输入输出管脚DQ0～DQ63分别借助于模块基板1A的布线6电连接于控制芯片3的对应数据输入输出管脚DQ0～DQ63。即，此存储芯片2的字结构为1M×64位。
另外，在上述存储芯片2的主面上形成有与模块基板1A的电源电压布线6(Vdd)电连接的功能切换用选择管脚OP1。在该选择管脚OP1上，借助于电源电压布线6(Vdd)输入电路的电源电压(Vdd)。
上述选择管脚OP1用于切换存储芯片2的字结构。即，存储芯片2构成为可选择1M×64位及2M×32位的字结构，经由模块基板1A的电源电压布线(Vdd)，当电源电压(Vdd)供给到选择管脚OP1时，字结构成为×64位，当供给接地电位(Vss)时，字结构成为×32位。如前所述，由于存储器芯片2的选择管脚OP1上连接有模块基板1A的电源电压布线6(Vdd)，因此，存储芯片2的字结构成为×64位。
图4是形成在存储芯片2上的选择切换电路的一例。该电路构成为，根据经由连接于选择管脚OP1的芯片内的键合焊盘(电极)BOP1输入的电压为电源电压(Vdd)或接地电位(Vss)而输出高电平或低电平的信号。该电路的后段上设有将字结构切换于1M×64位或2M×32位的电路(图未示)，根据从选择切换电路供给的信号为高电平或低电平而选择字结构。
图5是上述存储芯片2的实际管脚排列的一例的平面图。如图所示，存储器芯片2上除上述64个数据输入输出管脚DQ0～DQ63或选择管脚OP1之外，还设有地址输入管脚A0～A15、电源电压管脚Vdd、接地电位管脚Vss、第二选择管脚OP2等共126个管脚。
上述第二选择管脚OP2用于切换存储芯片2的动作模式。即，存储芯片2构成为可选择DDR模式及SD模式的读出方式。例如，当电源电压(Vdd)输入至选择管脚OP2时，以DDR模式动作；当接地电位(Vss)输入时，以SD模式动作。另外，图中虽然省略，但上述多芯片模块(MCM1)是以存储芯片2的选择管脚OP2上连接模块基板1A的电源电压布线6(Vdd)，存储芯片2以DDR模式动作的方式动作。
图6是上述多芯片模块(MCM1)的模块基板1A与主面上安装的存储芯片2各自的一部分的扩大断面图。此图中，示出了设于存储芯片2上的管脚中的数据输入输出管脚DQ0、DQ32及选择管脚OP1。
如图所示，存储芯片2借助于连接在其主面的凸块区9A的焊料凸块4而电连接于模块基板1A的主面的布线6的一端部(焊盘6A)。存储芯片2备有126个管脚，对应于这些管脚的凸块9A全部与焊料凸块4连接。即，形成于存储芯片2的主面上的焊料凸块4的数目为126个。
在上述模块基板1A的内部形成有电源平型布线6D及接地平型布线6S。电源平型布线6D、接地平型布线6S及上述布线6，借助于贯通模块基板1A的上下面的通孔8而与模块基板1A的背面的焊盘6B电连接。另外，焊盘6B上连接有构成多芯片模块(MCM1)的外部连接端子的焊料凸块7。
在模块基板1A的主面与存储芯片2的间隙中充填有保护两者的连接部的底充填树脂5。另外，在模块基板1A的主面上，除了形成有焊盘6A的区域之外，覆盖有用来保护布线6的焊料光刻胶10。同样地，在模块基板1A的背面，除了形成有焊盘6B的区域之外，覆盖有焊料抵抗层10。图中虽然省略，但控制芯片3也是借助于形成于其主面的焊料凸块4与模块基板1A的主面的焊盘6A电连接。另外，在模块基板1A的主面与控制芯片3的间隙中充填有供保护两者的连接部的底充填树脂5。
图7～图9示出了本实施方式的第二多芯片模块(MCM2)。此多芯片模块(MCM2)，是在与上述第一多芯片模块(MCM1)的模块基板1A相比布线6图案不同的模块基板1B的主面上，将一个存储芯片2与一个控制芯片3以面朝下方式安装而构成。
在上述模块基板1B上安装的存储芯片2，与上述第一多芯片模块(MCM1)的模块基板1A上安装的存储芯片2相同，即，是形成有具备64M位存储容量的DRAM的硅芯片。另外，安装于模块基板1B上的控制芯片3，与安装于模块基板1A上的控制芯片3相同，即，是形成有高速微处理器(MPU)的硅芯片。
图10是将上述存储芯片2的数据输入输出管脚DQ与控制芯片3的输入输出管脚DQ连接的模块基板1B的布线6的示意平面图。该多芯片模块(MCM2)的场合，存储芯片2的选择字结构的选择管脚OP1，连接于模块基板1B的接地电位布线6(Vss)，因此，电路的接地电位(Vss)供给到选择管脚OP1。另外，形成于存储芯片2上的上述64个数据输入输出管脚DQ0～DQ63中，借助于模块基板1B的布线与控制芯片3的对应数据输入输出管脚DQ连接的，仅为32个数据输入输出管脚DQ0～DQ31，模块基板1B上并未形成将剩余的32个数据输入输出管脚DQ32～DQ63与控制芯片3的对应数据输入输出管脚DQ32～DQ63连接的布线6。即，多芯片模块(MCM2)构成为，存储芯片2的字结构为×32位。
图11是在模块基板1B上安装的存储芯片2的实际的管脚排列的一例的平面图。当字结构为×64位时，成为数据输入输出管脚DQ32～DQ63的32个管脚，以″open″表示。另外，图中虽然省略了，但模块基板1B中，是以接地电位布线6(Vss)连接于存储芯片2的选择管脚OP2。因此，多芯片模块(MCM2)中，存储芯片2以SD模式动作。
图12是上述多芯片模块(MCM2)的模块基板1B与其主面上安装的存储芯片2各自的一部分的扩大断面图。如图所示，存储芯片2是借助于其主面的凸块区9A上连接的焊料凸块4与模块基板1B的主面的布线6的一端部(焊盘6)电连接。
模块基板1B上安装的存储芯片2，字结构是×32位，因此，当成为字结构×64位时，从构成数据输入输出管脚DQ32～DQ63的open管脚，不会输出数据。因此，与这些open管脚对应的凸块区9A上，即使不连接焊料凸块4，对电路的动作也无妨碍，但在本实施方式中，与这些不使用的数据输入输出管脚DQ32～DQ63(open管脚)对应的凸块区9A上也连接有焊料凸块4。即，存储芯片2中，包含不使用的数据输入输出管脚DQ32～DQ63(open管脚)的126个管脚的全部是借助于焊料凸块4与模块基板1B的焊盘6A电连接。但是，与存储芯片2的数据输入输出管脚DQ32～DQ63(open管脚)电连接的模块基板1B的焊盘6A上未连接布线6。即，与存储芯片2的数据输入输出管脚DQ32～DQ63(open管脚)对应的模块基板1B的焊盘6A，分别以孤立的图案形成。
如此，根据本实施方式，准备包含电源电压布线6(Vss)及接地电位布线6(Vss)的布线6图案不同的两种模块基板1A、1B，在这些两种模块基板1A、1B上安装存储芯片2及控制芯片3，从而实现字结构或动作模式这些功能不同的两种多芯片模块(MCM1、MCM2)，因此，在晶片制造工序中，无须准备字结构或读出方式不同的多种存储芯片2。即，根据本实施方式，通过在预先准备的多种模块基板1A、1B上分别安装相同的存储芯片2，可制造功能不同的多种多芯片模块(MCM1、MCM2)。
下面，对上述存储芯片2的制造方法进行说明。图13是完成状态的存储芯片2的外观斜视图，图14是存储芯片2的再布线图案的斜视图，图15是再布线图案的部分扩大平面图，图16是沿图15的A-A线的断面图，图17是存储芯片2的制造步骤流程图。
在存储芯片2的主面上形成有多个(本实施方式为126个)焊料凸块4及将这些多个焊料凸块4之间绝缘的最上层保护膜12。如图所示，焊料凸块4在存储芯片2的主面上配置成区域矩阵状。
存储芯片2的主面的中央部配置有由最上层布线14的一部分构成的多个键合焊盘BP。最上层布线14的上部，除了键合焊盘BP的上部，是由表面保护(钝化)膜13覆盖。另外，在表面保护膜13的上部，借助于感光性聚酰亚胺树脂膜15形成有再布线9。另外，在再布线9的上部，除了其一端部的凸块区9A的上部以外，由最上层保护膜12覆盖。
在布线9的另一端部，经由在上述感光性聚酰亚胺树脂膜15上形成的开孔16，与键合焊盘BP电连接。
另外，在布线9的一端部的凸块区9A的上部，形成有构成存储芯片2的外部连接端子的焊料凸块4。
为了制造上述构成的存储芯片2，首先准备图18～图20所示的由单晶硅构成的半导体晶片(以下称为晶片)11。此处，图18是晶片11的整体平面图，图19是晶片11的一个存储芯片的区域(芯片区域11A)的平面图，图20是芯片区域11A的要部断面图。
如图18所示，晶片11的主面被分隔成多个芯片区域11A，各芯片区域11A中用公知的晶片制造工序形成有DRAM。如图19所示，DRAM由多个存储单元矩阵(MARY)及配置于其间的周边电路部(PC)构成。芯片区域11A的中央部配置有多个键合焊盘BP。
如图20所示，配置于上述芯片区域11A的中央部的键合焊盘BP，通过将覆盖晶片11表面的表面保护(钝化)膜13蚀刻开孔，使最上层布线14的一部分露出而形成。表面保护膜13例如由将氧化硅膜与氮化硅膜叠层而成的绝缘膜构成。另外，最上层布线14(及键合焊盘BP)由例如A1合金膜构成。到在晶片11的各芯片区域11A上形成键合焊盘BP为止的步骤，可用公知的晶片制造工序进行。
其次，将探针压在键合焊盘BP上进行各芯片区域11A的合格、不合格的判别测试(晶片测试及探针测试)后，在晶片11的各芯片区域11A上形成再布线9。为形成再布线9，首先如图21及图22所示，在覆盖晶片11表面的表面保护膜13的上部，用旋转涂布法形成感光性聚酰亚胺树脂膜15后，在键合焊盘BP的上部的感光性聚酰亚胺树脂膜15上形成开孔16。感光性聚酰亚胺树脂膜15与其下层的表面保护膜13一起用作将最上层布线14及再布线9绝缘的层间绝缘膜。
其次，如图23所示，在包含在开孔16底部露出的键合焊盘BP的表面的感光性聚酰亚胺树脂膜15的上部，形成电镀籽层17。电镀籽层17由例如Cr膜与Cu膜构成。
然后，如图24所示，在电镀籽层17的上部，形成开孔有再布线形成区域的光刻胶膜18，在再布线形成区域的电镀籽层17的表面用电解电镀法形成金属膜19。金属膜19由例如Cu膜与Ni(镍)膜构成。
然后，在除去光刻胶膜18之后，通过将其下部的电镀籽层17用湿蚀刻除去，如图25及图26所示，形成由金属膜19构成的再布线9。
之后，如图27所示，在再布线9的上部形成由感光性聚酰亚胺树脂膜构成的最上层保护膜12，然后再除去再布线9的一端(凸块区9A)上部的最上层保护膜12，使凸块区9A露出后，如图28所示，在凸块区9A的表面使用无电解电镀法形成Au电镀层23。
其次，如图29所示，在凸块区9A上连接焊料凸块4。焊料凸块4由例如包含98.5％的Sn(锡)、1％的Ag(银)及0.5％的Cu的无Pb(铅)焊料(熔融温度＝220℃～230℃)构成，其直径为200μm～450μm左右。
为在凸块区9A上形成焊料凸块4，例如如图30所示，将形成有与凸块区9A的配置对应的开孔30的焊料印刷掩模31在晶片11上作位置对准重叠，用挤压器32在凸块区9A的表面印刷焊料糊4A。然后，将晶片11以240℃左右的温度加热，使焊料糊4A回流成为如上述图29所示的球状焊料凸块4。也可以电镀法代替上述印刷法形成焊料凸块4。另外，也可将预先形成为球状的焊料球供给到凸块区9A上，然后再加热晶片11，将焊料球作为外部连接端子。
然后，对晶片11进行检查，判定芯片区域11A的合格否后，如图31所示，使用切割刀40，将晶片11的各芯片区域11A切断、分离成单片的存储芯片2。然后，将各存储芯片付诸选别测试，进行最终的合格品与否的判定。该选别测试中包括，不论是字结构设为1M×64位的场合还是字结构设为2M×32位的场合，确认存储芯片2是否正常动作的测试，和不论读出方式设为DDR模式的场合还是SD模式的场合，确认存储芯片2是否正常动作的测试。通过至此为止的步骤，上述图13～图15所示的存储芯片2完成。另外，电路的构成虽有所不同，控制芯片3也可比照上述方法的方法制造。
为将由上述方法制造的存储芯片2及控制芯片3安装于模块基板1A、1B，在模块基板1A、1B的焊盘6A上印刷助熔剂后，将存储芯片2及控制芯片3的各主面上形成的焊料凸块4在模块基板1A、1B的焊盘6A上确定位置，在加热炉内使焊料凸块4回流。其次，在模块基板1A、1B与存储芯片2的间隙及模块基板1A、1B与控制芯片3的间隙内注入底充填树脂5后，在加热炉内使底充填树脂5硬化。
此处，在字结构成为2M×32位的模块基板1B上安装存储芯片2后，在模块基板1B与存储芯片2的间隙内注入底充填树脂5时，当焊料凸块4未与对应于open管脚的凸块区9A连接时，液状的底充填树脂5的润湿性在open管脚的附近会降低，而有产生空隙(孔隙)的可能。然而，根据本实施方式，由于对应于未使用open管脚的凸块区9A上也连接有焊料凸块4，故可防止上述空隙的发生。
其次，在安装有存储芯片2及控制芯片3的上述模块基板1A、1B的背面连接焊料凸块7后，进行选别测试，判别模块基板1A、1B合格与否，由此，多芯片模块(MCM1、MCM2)完成。
如上所述，根据本实施方式，通过对预先准备的多种模块基板1A、1B安装同一存储芯片(及同一控制芯片3)，可制造字结构或动作模式等功能不同的多种多芯片模块(MCM1、MCM2)，因此，用晶片制造工序制造的芯片模块2的种类用一种即可。即，根据本实施方式，在上述存储芯片2的制造步骤中，并无对应于功能将再布线9的图案变更的必要。
(实施方式2)图32是在模块基板1C的主面上以面朝下的方式安装两个存储芯片2(2A、2B)及一个控制芯片3A的本实施方式的第一多芯片模块(MCM3)的概略平面图。另外，同图中，将两个存储芯片2(2A、2B)的数据输入输出管脚DQ与控制芯片3A的数据输入输出管脚DQ连接的布线6示意性地表示。
安装在此多芯片模块(MCM3)的模块基板1C上的两个存储芯片(2A、2B)，均与上述实施方式1的存储芯片2相同，即形成有具有64M位存储容量的DRAM的硅芯片。这些存储芯片2(2A、2B)根据供给到选择管脚OP1的电压电源电压(Vdd)或接地电位(Vss)，而选择×64位或×32位的字结构。
上述多芯片模块(MCM3)的场合，两个存储芯片2(2A、2B)的选择管脚OP1借助于布线6连接至控制芯片3A的选择管脚OP1，从控制芯片3A被供给接地电位(Vss)。即，两个存储芯片2(2A、2B)的字结构，分别为×32位。
上述两个存储芯片2(2A、2B)中，存储芯片2A，在64个数据输入输出管脚DQ0～DQ63中，有32个数据输入输出管脚DQ0～DQ31借助于模块基板1C的布线6连接于控制芯片3A的数据输入输出管脚DQ0～DQ31。另外，剩余的数据输入输出管脚DQ32～DQ63借助于模块基板1C的布线6与控制芯片3A的数据输入输出管脚DQ32～DQ63连接，但因为字结构为×32位，从数据输入输出管脚DQ32～DQ63，不会输出数据。
另一方面，关于存储芯片2B，64个数据输入输出管脚DQ0～DQ63中，有32个数据输入输出管脚DQ0～DQ31借助于模块基板1C的布线6与控制芯片3A的数据输入输出管脚DQ32～DQ63连接。即，存储芯片2B的场合，输出的32位的数据(DQ0～DQ31)作为数据(DQ32～DQ63)输入控制芯片3A。
如此，多芯片模块(MCM3)分别是使用具有×32位字结构的两个存储芯片2(2A、2B)实现×64位的字结构。
图33是在模块基板1C的主面上以面朝下的方式安装一个存储芯片2及一个控制芯片3B的本实施方式的第二多芯片模块(MCM4)的概略平面图。另外，在该图中，将存储芯片2的数据输入输出管脚DQ与控制芯片3B的数据输入输出管脚DQ连接的布线6示意性地表示。
该多芯片模块(MCM4)的模块基板1C与使用与上述第一多芯片模块(MCM3)的模块基板1C相同。另外，安装在模块基板1C上的一个存储芯片2安装在上述第一多芯片模块(MCM3)的安装有存储芯片2A的区域上。该存储芯片2的选择管脚OP1借助于布线6连接于控制芯片3B的选择管脚OP1，从控制芯片3B供给电源电压(Vdd)。所以，存储芯片2的字结构成为×64位，64个数据输入输出管脚DQ0～DQ63分别借助于模块基板1C的布线6电连接至控制芯片3B的对应的数据输入输出管脚DQ0～DQ63。即，多芯片模块(MCM4)是使用具有×64位的字结构的一个存储芯片2实现×64位的字结构。
多芯片模块(MCM3)分别是使用具有×32位字结构的两个存储芯片2(2A、2B)实现×64位的字结构。
根据本实施方式，通过制造上述两种多芯片模块MCM3、MCM4，可维持×64位的字结构，实现与对控制芯片3A、3B分别必要的存储容量相配合的存储容量。
根据本实施方式，通过将从选择管脚OP1输出的电压电平不同的两种控制芯片3A、3B中的任一个安装在模块基板1C上，并在模块基板1C上安装一个或两个存储芯片2，可制造多种的多芯片模块(MCM3、MCM4)，因此，在存储芯片2的制造步骤中，并无将再布线6的图案根据功能进行变更的必要，另外，模块基板1C的种类也是一种即可。
另外，将具有×32位的字结构的两个存储芯片2(2A、2B)安装在模块基板1C时，为了防止存储芯片2与模块基板1C间的间隙中所充填的底充填树脂5的内部产生空隙(孔隙)，最好在与不使用的open管脚(数据输入输出管脚DQ32～DQ63)对应的凸块区(9A)上也连接焊料凸块4。
以上对本发明根据实施方式作了具体的说明，但本发明不受上述实施方式的限制，在不脱离其要旨的范围下，当然可以作各种变更。
上述实施方式1中，作为将供给存储芯片的选择管脚的电压电平切换的方法，是准备将连接于选择管脚的布线的图案改变而成的两种模块基板，但也可以准备例如借助于模块基板与选择管脚连接的布线的图案改变成的两种母板。该场合下，由于可在将多芯片模块安装于母板的步骤选择母板的种类，因此，可在将存储芯片安装于模块基板后，进行功能的变更。
另外，上述实施方式2中，作为将供给存储芯片的选择管脚的电压电平切换的方法，是准备将供给选择管脚的电压电平改变的两种控制芯片，但也可以准备内藏有将存储芯片的字结构设定为×64位的电路的控制芯片，以及内藏有设定于×32位的电路的控制芯片，该场合下，虽然必须准备因功能不同而种类不同的控制芯片，但模块基板只要准备一种即可。
另外，如图34所示，根据存储芯片2的用途，也有设置NC(non-connect)管脚的场合。晶片制造工序封装的场合，NC管脚上只形成凸块区9A，连接键合焊盘BP与凸块区9A的再布线并未形成。在此种使用具有NC管脚的存储芯片2的场合下也是，通过在含NC管脚的所有管脚的凸块区9A上连接焊料凸块4，可防止存储芯片与模块基板的间隙内所充填的底充填树脂5的内部产生空隙(孔隙)，因此多芯片模块的可靠性提高。
另外，在上述实施方式1中，对制造字结构及动作模式不同的多芯片模块的场合进行了说明，但也可适用于制造更新周期等除上述以外的功能不同的多种多芯片模块的场合。另外，存储芯片不限于DRAM，也可使用SRAM或非易失性存储器等的各种存储器。
对本发明公开的发明中的代表性例子获得的效果，简单说明如下。
通过准备将第一电压电平信号供给到存储芯片的功能切换用外部连接端子的第一布线基板，以及将第二电压电平信号供给到上述功能切换用外部连接端子的第二布线基板，将存储芯片安装在这二种布线基板上，可以使用同一存储芯片实现功能不同的多种多芯片模块。
权利要求
1.一种半导体装置，具有在布线基板上安装有包含存储芯片的多个半导体芯片的多芯片模块结构，其特征在于上述存储芯片具有包含多个存储元件的集成电路、电连接于上述集成电路的多个电极、覆盖上述集成电路且使上述多个电极露出而形成的绝缘层、形成在上述绝缘层上部且与上述多个电极分别电连接的多条布线、以及形成在上述绝缘层上部且与上述多条布线分别电连接的多个外部连接端子；上述多个外部连接端子包含相应于输入信号的电压电平，将上述集成电路的特定功能切换的功能切换用外部连接端子；通过经由上述布线基板将特定的电压电平的信号供给到上述存储芯片的上述功能切换用外部连接端子，将上述集成电路的特定功能切换。
2.如权利要求1所述的半导体装置，其中上述布线基板由将第一电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第一布线基板、和将第二电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第二布线基板构成，通过将上述存储芯片安装在上述第一布线基板或第二布线基板的任一个上，将上述集成电路的特定功能切换。
3.如权利要求2所述的半导体装置，其中上述第一布线基板和第二布线基板的、与上述存储芯片的功能切换用外部连接端子连接的布线的图案彼此不同。
4.如权利要求2所述的半导体装置，其中在上述第一布线基板上安装有将上述第一电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第一半导体芯片；在上述第二布线基板上安装有将上述第二电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第二半导体芯片。
5.如权利要求1所述的半导体装置，其中还具备安装有上述布线基板的安装基板，该安装基板由借助于上述布线基板将第一电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第一安装基板、和借助于上述布线基板将第二电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第二安装基板构成；通过将上述布线基板安装在上述第一安装基板或第二安装基板中的任一个上，切换上述集成电路的特定功能。
6.如权利要求5所述的半导体装置，其中上述第一安装基板及第二安装基板的、借助于上述布线基板连接于上述存储芯片的功能切换用外部连接端子的布线的图案彼此不同。
7.如权利要求1所述的半导体装置，其中上述存储芯片的外部连接端子上连接有凸块电极，上述存储芯片与布线基板之间充填有封装树脂。
8.如权利要求7所述的半导体装置，其中上述存储芯片的上述外部连接端子包含对上述布线基板不输出信号的开路状态的外部连接端子，上述开路状态的外部连接端子上连接有上述凸块电极。
9.如权利要求7所述的半导体装置，其中上述存储芯片的上述外部连接端子，还包含未与上述布线电连接的开路状态的外部连接端子，上述开路状态的外部连接端子上连接有上述凸块电极。
10.如权利要求1所述的半导体装置，其中上述布线由以铜为主体的金属构成，上述外部连接端子在上述存储芯片的主面上区域矩阵状配置。
11.如权利要求1所述的半导体装置，其中上述集成电路的特定功能包含字结构或动作模式。
12.如权利要求1所述的半导体装置，其中上述存储芯片由形成有DRAM的硅芯片构成。
13.一种半导体装置的制造方法，包含以下步骤(a)准备多个存储芯片的步骤，这些存储芯片包含具有多个存储元件的集成电路、与该集成电路电连接的多个电极、覆盖上述集成电路且以使上述多个电极露出的方式形成的绝缘层、形成在上述绝缘层上部且与上述多个电极分别电连接的多条布线、和包含有形成于上述绝缘层的上部且与上述多条布线的分别电连接，并相应于输入信号的电压电平将上述集成电路的特定功能切换的功能切换用外部连接端子的多个外部连接端子；(b)准备将第一电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第一布线基板、以及将第二电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第二布线基板的步骤；以及(c)通过将上述多个存储芯片的一部分安装在上述第一布线基板上，将其它一部分安装在上述第二布线基板上，制造上述功能不同的多种多芯片模块。
14.如权利要求13所述的半导体装置的制造方法，其中上述第一布线基板及第二布线基板的、与上述存储芯片的功能切换用外部连接端子连接的布线的图案彼此不同。
15.如权利要求13所述的半导体装置的制造方法，其中还包括在上述第一布线基板上安装将上述第一电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第一半导体芯片，并在上述第二布线基板上安装将上述第二电压电平的信号供给到上述存储芯片的功能切换用外部连接端子的第二半导体芯片的步骤。
16.如权利要求13所述的半导体装置的制造方法，其中还包括在该存储芯片与第一布线基板之间，以及上述存储芯片与第二布线基板之间，分别充填封装树脂的步骤。
全文摘要
本发明提供一种半导体装置及其制造方法。尤其提供一种多芯片模块，将利用晶片制造工序形成外部连接端子的存储芯片安装在布线基板时或安装后，可改变上述存储芯片的功能。准备包含电源电压布线(6)及接地电位布线(6)的布线(6)的图案不同的两种模块基板，在这两种模块基板上安装存储芯片(2)及控制芯片(3)，从而使用同一存储芯片(2)实现字结构或动作模式等功能不同的两种多芯片模块。
文档编号H01L25/04GK1433252SQ02160408
公开日2003年7月30日 申请日期2002年12月31日 优先权日2002年1月7日
发明者西本贤二, 片桐光昭 申请人:株式会社日立制作所